Generic Array Logic: differenze tra le versioni

Versione delle 12:56, 1 dic 2009

Versione attuale delle 23:54, 5 nov 2023

(40 versioni intermedie di 18 utenti non mostrate)

Riga 1:

{{Nd|redirect=Programmable Array Logic|descrizione=la tecnologia precedente dal nome simile|titolo=Programmable Logic Array}}

{{W|elettronica|novembre 2009}}

[[Image:MMI PAL 16R6.jpg|thumb|PAL 16R6 della MMI in versione 20-pin DIP]]

[[File:AMD PAL 22V10.jpg|thumb|22V10 della AMD in versione 24-pin DIP]]

I dispostivi PAL (Programmable Array Logic) sono stati ideati dalla societa MMI (ora acquisita dalla AMD) e sono sicuramente i circuiti programmabili più utilizzati.

[[File:Lattice GAL 16V8.jpg|thumb|upright=0.7|Due esemplari di dispositivi GAL prodotti nel 1985 dalla [[Lattice Semiconductor]], nei formati [[Dual in-line package|DIP-20]] e [[Dual in-line package|DIP-24]]. Versioni moderne di questi dispositivi risultano ancora in produzione nel 2006.

La struttura dei dispositivi PAL, derivata da quella delle PLA, e basata sul fatto che qualsiasi funzione logica può essere descritta tramite somme di prodotti logici. Un dispositivo PAL presenta una matrice d'ingresso costituita da porta AND collegate ad una serie di OR le cui uscite sono indirizzate sui pin d'uscita del dispositivo. La matrice delle AND è programmabile e, pertanto, consente di effettuare il prodotto logico con qualsiasi combinazione di ingressi primari.

]]

La '''Generic Array Logic''' (in acronimo '''GAL'''), nell'[[elettronica digitale]], è una famiglia di [[Programmable Logic Device|dispositivi logici programmabili (PLD)]] usati per implementare [[circuito combinatorio|circuiti logici combinatori]].

[[Categoria:Dispositivi elettronici]]

A causa della loro stretta similarità vengono talvolta accomunati ai dispositivi PAL (''Programmable Array Logic'').<ref name="Napoli 2023">{{cita libro

|titolo = Progetto di circuiti digitali e implementazione su FPGA

|autore = Ettore Napoli

|pagine = 15-16

|editore = Società Editrice Esculapio

|città = Bologna

|anno = 2023

|ISBN = 978-88-9385-350-7

}}</ref>

Il primo dispositivo PAL venne commercializzato nel 1978 dall'azienda [[Monolithic Memories]] come concorrente dei dispositivi [[Programmable Logic Array|PLA]], apparsi pochi anni prima.

[[de:Programmable Array Logic]]

In seguito la produzione venne ceduta ad aziende terze come [[National Semiconductor]], [[AMD]] e [[Texas Instruments]].<ref name="Napoli 2023"/>

[[ko:프로그래머블 어레이 논리]]

[[pl:PAL (elektronika)]]

Negli anni '80 la [[Lattice Semiconductor]] sviluppò una propria famiglia di PLD, innovando sulla ormai popolare tecnologia PAL. Il risultato furono i dispositivi GAL.<ref name=geraci1>{{Cita|Geraci|pag. 102|geraci}}.</ref>

[[pt:Matriz lógica programável]]

{{clear}}

[[sv:Programmable array logic]]

[[vi:Programmable Array Logic]]

== Architettura ==

[[zh:可程式化陣列邏輯]]

{{immagine multipla

|direzione = verticale

|larghezza totale = 300

|immagine1 = Programmable Logic Device.svg

|didascalia1 = Schema logico semplificato di un dispositivo PAL

|immagine2 = AMD 22V10 Macrocell.jpg

|didascalia2 = Schema logico di una macrocella GAL (GAL22V10). Sulla sinistra è possibile vedere la rappresentazione di una PAL connessa in ingresso.

}}

[[File:22V10 Block Diagram.jpg|thumb|left|upright=0.5|Schema a blocchi di un dispositivo GAL (GAL22V10) a 24 pin]]

La struttura di una GAL è derivata da quella delle [[Programmable logic array|PLA]], più precisamente si tratta di PAL con l'aggiunta di dispositivi programmabili in uscita detti OLMC (''Output Logic MacroCell'').<ref name=geraci1/>

Una GAL è costituita da un piano logico programmabile, che consiste in una matrice di porte AND, programmabili tramite celle di memoria [[Programmable Read Only Memory|PROM]], collegata ad una serie di OR non programmabile. Le porte OR consentono quindi di guidare gli ingressi alle macrocelle, che costituiscono la logica di output del dispositivo.

Ogni uscita può avere fino ad otto porte AND, delle quali una è destinata alla gestione di un buffer bidirezionale di uscita. La tipologia di OLMC dei primi dispositivi, caratterizzati da 10 entrate ed 8 uscite, era fissata dal costruttore.

La rigidità dell'apparato di output portò la [[AMD]], nel giugno del 1983, ad introdurre il dispositivo 22V10, dotato di 24 pin e 10 macrocelle in uscita,<ref name = "22V10 Data Sheet">{{ Cita libro | data =giugno 1983 | titolo =AmPAL 22V10 Advanced Information | città =Sunnyvale CA | editore =Advanced Micro Devices | id =04126A-PLP}} Note: This is the data sheet published by AMD when the AmPAL 22V10 was introduced.</ref> ognuna delle quali può essere configurata dall'utilizzatore. Tale dispositivo rimpiazzò quasi tutti i PAL esistenti allora.

{{clear}}

==Note==

<references/>

==Bibliografia==

* {{cita libro | cognome= Geraci| nome= Angelo| titolo= Principi di elettronica dei sistemi digitali| editore= McGraw-Hill Milano| città= Milano| anno=2003 | ISBN=88-386-6107-3|cid=geraci }}

== Voci correlate ==

* [[sv:Programmable array logic array]]

* [[de:Programmable Array Logic Device]]

* [[CPLD]]

* [[FPGA]]

== Altri progetti ==

{{interprogetto|preposizione=sulla}}

== Collegamenti esterni ==

* {{FOLDOC}}

{{Logica programmabile}}

{{WPortale|elettronica|novembre 2009informatica}}

[[Categoria:DispositiviCircuiti elettronici configurabili]]