Programmable Logic Array: differenze tra le versioni

Versione delle 15:38, 7 feb 2019

Versione delle 11:07, 20 mar 2019

Riga 5:

La struttura di una PLA è basata sul fatto che qualsiasi funzione logica può essere descritta tramite somme di prodotti logici. Un PLA è composto da una matrice d'ingresso di [[porta logica|porte logiche]] [[Congiunzione logica|AND]] programmabili, collegate con una serie di [[Disgiunzione inclusiva|OR]] programmabili, che possono essere condizionalmente [[Negazione logica (simbolo)|complementati]] per produrre un'uscita. Tale struttura permette di sintetizzare un gran numero di funzioni logiche nella loro forma disgiuntiva o, talvolta, congiuntiva, minimizzata tramite tecniche quali la [[mappa di Karnaugh]] o il [[metodo di Quine-McCluskey]].

I primi dispositivi PLA ad essere stati prodotti implementano circuiti puramente [[circuito combinatorio|combinatori]], successivamente si sono sviluppati PLA [[circuito sequenziale|sequenziali]], che hanno la medesima architettura dei precedenti ma sono dotati di [[flip-flop]] per la sincronizzazione dei segnali.<ref>{{Cita|Geraci|pag. 98|geraci}}</ref> L'architettura di un PLA comprende inoltre linee di retroazione dall'uscita all'array di porte AND, che possono essere utilizzate come ingressi aggiuntivi. I PLA in cui la serie di porte OR non è programmabile sono detti [[Programmable Array Logic|Programmable Array Logic (PAL)]].<brref>{{Cita|Geraci|pag. 100|geraci}}</ref>

L'architettura di un PLA comprende inoltre linee di retroazione dall'uscita all'array di porte AND, che possono essere utilizzate come ingressi aggiuntivi.

I PLA in cui la serie di porte OR non è programmabile sono detti '''[[Programmable Array Logic|Programmable Array Logic (PAL)]]'''.<ref>{{Cita|Geraci|pag. 100|geraci}}</ref>

==Note==