Convertitore analogico-digitale: differenze tra le versioni

Versione delle 21:54, 9 set 2005

Versione delle 19:40, 27 ott 2005

Riga 36:

== Aliasing ==

Tutti gli ADC lavorano campionando il loro ingresso ad intervalli di tempo discreti. L'output di conseguenza è un'immagine incompleta dell'input e non c'è modo di sapere, guardando soltanto l'output, che valori abbia assunto l'input tra due istanti di campionamento adiacenti. Se è noto che l'ingresso variava lentamente se confrontato con la frequenza di campionamento, allora si può assumere che il valore del segnale sia rimasto compreso tra i valori campionati. Tuttavia, se l'ingresso variava velocemente questa assunzione non è più valida. Il risultato diretto che si osserva riproducendo un segnale campionato ad una frequenza inferiore della sua banda è che le componenti del segnale a frequenze superiori verranno riprodotti a frequenza diverse, inferiori alla frequenza di campionamento. Ad esempio, campionando a 1.5 kHz un onda sinusoidale a 2kHz2 KHz verrà trasformata in una onda a 500 Hz (ed in opposizione di fase). Il problema del aliasing può essere osservato anche visivamente, basta far caso che in televisione o al cinema (dove l'immagine è campionata a 25 Hz), oggetti in rotazione a frequenza superiori, come pale di elicottero o ruote di automobili, spesso ci appiano girare lentamente, o addirittura al contrario, rispetto a quanto ci si aspetterebbe.

Per eliminare l'aliasing, l'ingresso di un ADC deve essere filtrato con un passa-basso per rimuovere le frequenze superiori a quelle di campionamento. Questo filtro è chiamato ''anti-aliasing'' ed è essenziale in un sistema ADC.

Riga 42:

== Dither ==

[[Image:Esempio_di_signal_dithering.png|thumb|Dithering di un segnale costante]]

Consiste nell'introdurre artificialmente del rumore nel segnale di ingresso al fine di migliorare la qualità di conversione superando la limitazione di una risoluzione finita. Anche se può sembrare assurdo che del rumore possa migliorare la qualità si può mostrare come questo sia vero con un semplice esempio numerico. Supponiamo che il segnale di ingresso sia sempre pari e costante al valore di 0.34 Volt e che il nostro convertitore abbia una risoluzione di 0.1 Volt. In assenza di rumore il segnale sarà campionato e approssimato come una sequenza di valori pari a 0.3V3 V, il livello più vicino del quantizzatore. Se invece sommiamo del [[rumore bianco]], cioè un segnale con valore medio nullo, con una varianza pari a 0.1V1 V (pari alla risoluzione del convertitore, 1LSB) avremo che il segnale oscillerà ora tra 0.24V24 V e 0.44V44 V con il risultato che i campioni avranno i valori di 0.2, 0.3 o 0.4 Volt. Per le proprietà statistiche del rumore, il valor medio dei campioni, invece di 0.3Volt, sarà di 0.34V34 V: in pratica il rumore ha annullato l'errore medio.

Osservando la figura, è chiaro come l'errore in assenza di dither si sommi nel tempo essendo le due linee spesse parallele mentre la linea sottile, oscillando attorno al valore esatto, lo approssima in valor medio sempre di più al passare del tempo.

Riga 52:

* Un '''ADC a conversione diretta''' o '''flash ADC''' ha un comparatore per ognuno dei livelli di voltaggio riconosciuti dal quantizzatore. Un ADC flash ad 8-bit avrà 256 comparatori. Il segnale di ingresso arriva a tutti i comparatori, ma solo uno di essi attiverà la propria uscita, quello del livello corrispondente. I convertitori flash sono i più veloci in assoluto e sono usati per campionare segnali in alta frequenza, fino a diversi GHz. Poiché il numero di comparatori necessari cresce esponenzialmente con il numero dei bit richiesti, i convertitori flash raramente hanno più di 8 bit di risoluzione.

* Un '''ADC ad approssimazioni successive''' usa un comparatore e un [[DAC]], ad ogni passaggio l'ADC prova a settareimpostare un bit, partendo dal MSB e usando il DAC confronta il segnale campionato con il segnale di ingresso in feedback. Questo convertitore individua un bit ad ogni iterazione in una sorta di ricerca binaria e la risoluzione è limitata solo dalle esigenze di sample-rate e dal rumore in ingresso.

* Un '''ADC a codifica-delta''' ha un contatore up-down collegato ad un DAC. Un comparatore confronta il segnale di uscita del DAC con il segnale di ingresso e interrompe il conteggio quando i valori sono abbastanza vicini tra loro. Quando questo succede il contatore contiene il livello quantizzato del segnale. Questi convertitori sono usati spesso per leggere grandezze fisiche che non variano con elevata velocità ma che devono essere lette con molta precisione.

Riga 58:

* Un '''ADC a doppia rampa''' (o ad integrazione) produce un segnale a dente di sega che sale, per poi cadere velocemente a zero. Il segnale di ingresso viene integrato facendo salire la rampa mentre un contatore segna il tempo. Quando la rampa raggiunge un livello noto il conteggio termina e indica il valore quantizzato del segnale. Questo tipo di ADC è sensibile alla temperatura poiché può alterare il clock usato per segnare il tempo o alterare il voltaggio di riferimento per la rampa e deve essere ricalibrato spesso.

* Un '''ADC a pipeline''' (noto anche come '''subranging quantizer''') è simile al ADC ad approssimazioni successive ma invece di individuare un bit alla volta individua un blocco di bit; in un primo passo avviene una conversione grezza del segnale che viene poi riconvertito da un DAC; quindi si quantizza la differenza tra il segnale originario e quello campionato, eventualmente si può procedere a quantizzazioni sempre più fini con passi successivi. Se ad esempio supponiamo di avere un quantizzatore a 4-bit che operi con un range di [0..2.56V56 V] (quindi con una risoluzione di 0.16V16 V) e un altro quantizzatore a 4-bit che operi però tra [0V0 V..0.16V16 V] con una risuluzione di 0.1V1 V. Dopo aver quantizzato il segnale di ingresso con il primo quantizzatore la differenza tra il segnale quantizzato e quello di ingresso sarà al massimo quello della risoluzione, e può essere letto dal secondo quantizzatore. Se il segnale di ingresso era pari a 2.50V50 V, il primo campionatore indentificherà il livello 15 (1110 in binario), che corrisponde ad un valore di 2.48V48 V, la differenza di 0.2V2 V viene quantizzata dal secondo con il livello 2 (0010 in binario); unendo i codici si ottiene 1110 0010 ossia un valore a 8 bit.