Generic Array Logic: differenze tra le versioni

Versione delle 17:48, 4 gen 2011

Versione delle 18:30, 5 apr 2011

Riga 7:

==Architettura==

La struttura di una GAL è derivata da quella delle [[Programmable logic array|PLA]], più precisamente si tratta di GALPAL con l'aggiunta di dispositivi programmabili in uscita, detti [[output logic macrocell]] (OLMC).<ref name=geraci1/> La GAL è costituita da un piano logico programmabile, che consiste in una matrice di porte AND, programmabili tramite celle di memoria [[Programmable Read Only Memory]], collegata ad una serie di OR non programmabile. Le porte OR consentono quindi di guidare gli ingressi alle macrocelle, che costituiscono la logica di output del dispositivo.

Ogni uscita può avere fino ad otto porte AND, delle quali una è destinata alla gestione di un buffer bidirezionale di uscita. La tipologia di OLMC dei primi dispositivi, caratterizzati da 10 entrate ed 8 uscite, era fissata dal costruttore.