Programmable Logic Array: differenze tra le versioni

Versione delle 05:09, 10 giu 2011

Versione delle 14:18, 18 nov 2011

Riga 8:

L'architettura di un PLA comprende inoltre linee di retroazione dall'uscita all'array di porte AND, che possono essere utilizzate come ingressi aggiuntivi.

I PLA in cui la serie di porte OR non è programmabile sono detti '''[[Programmable_Array_Logic|Programmable Array Logic''' ('''PAL)]]''').<ref>{{Cita|Geraci|pag. 100|geraci}}</ref>

==Note==