Convertitore analogico-digitale: differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
Riga 60:
* Un '''ADC a doppia rampa''' (o ad integrazione) produce un segnale a dente di sega che sale, per poi cadere velocemente a zero. Il segnale di ingresso viene integrato facendo salire la rampa mentre un contatore segna il tempo. Quando la rampa raggiunge un livello noto il conteggio termina e indica il valore quantizzato del segnale. Questo tipo di ADC è sensibile alla temperatura poiché può alterare il clock usato per segnare il tempo o alterare il voltaggio di riferimento per la rampa e deve essere ricalibrato spesso.
* Un '''ADC a pipeline''' (noto anche come '''subranging quantizer''') è simile al ADC ad approssimazioni successive ma invece di individuare un bit alla volta individua un blocco di bit; in un primo passo avviene una conversione grezza del segnale che viene poi riconvertito da un DAC; quindi si quantizza la differenza tra il segnale originario e quello campionato, eventualmente si può procedere a quantizzazioni sempre più fini con passi successivi. Se ad esempio supponiamo di avere un quantizzatore a 4-bit che operi con un range di [0..2.56 V] (quindi con una risoluzione di 0.16 V) e un altro quantizzatore a 4-bit che operi però tra [0 V..0.16 V] con una risuluzione di 0.1 V. Dopo aver quantizzato il segnale di ingresso con il primo quantizzatore la differenza tra il segnale quantizzato e quello di ingresso sarà al massimo quello della risoluzione, e può essere letto dal secondo quantizzatore. Se il segnale di ingresso era pari a 2.50 V, il primo campionatore indentificherà il livello 15 (
== Voci correlate ==
| |||