CMOS: differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
Nessun oggetto della modifica |
|||
Riga 10:
Per comprendere come sia strutturata la tecnologia CMOS può risultare utile osservare una porta logica NOT realizzata con tecnologia CMOS. Si può notare come, nell'eventualità che il segnale d'ingresso sia a LL1, sia il solo N-MOS ad attivarsi portando l'uscita a LL0. Inversamente, con l'ingresso a LL0, è il solo P-MOS ad attivarsi portando l'uscita a LL1. Particolarità di questa porta logica è di avere una dinamica logica d'uscita piena, cioè pari alla massima tensione applicata, Vcc; inoltre né la rete di pull-up né la rete di pull-down soffre di effetto body. La componentistica realizzata in questa tecnologia è caratterizzata da un consumo di corrente estremamente basso.
=== Caratteristiche ===
[[File:Cmos impurity profile.PNG|thumb|left|Sezione trasversale di due transistor in una porta CMOS|333x333px]]
[[File:CMOS fabrication process.svg|thumb|upright=0.75|Processo semplificato di microfabbricazione.<br/>NB: i contatti di ''gate'', ''source'' e ''drain'' non sono realmente sullo stesso piano, e il diagramma non è in scala.]]
| |||