CMOS: differenze tra le versioni

Versione delle 13:03, 13 gen 2014

Versione delle 17:42, 9 mar 2014

Riga 1:

{{F|componenti per computer|arg2=elettronica|marzo 2013|Nessuna fonte}}

[[File:CMOS Inverter.svg|right|thumb|Circuito [[invertitore]] a tecnologia CMOS]]

Il '''CMOS''', acronimo di '''complementary metal-oxide semiconductor''', è un tipo di tecnologia utilizzata in [[elettronica]] per la progettazione di [[circuito integrato|circuiti integrati]], alla cui base sta l'uso dell'[[invertitore]] a [[transistor]] [[MOSFET]]. Si tratta di una struttura circuitale costituita dalla serie di una rete di "Pull-Up" ed una di "Pull-Down": la prima s'incarica di replicare correttamente il livello logico alto '''LL1''' mentre alla seconda è destinata la gestione del livello logico basso '''LL0'''. La rete di Pull-Up è costituita di soli '''[[P-MOS]]''', ovvero transistor metallo-ossido-semiconduttore (MOSFET) a effetto di campo che si "accendono" solo se la tensione presente al loro ''gate'' (misurata rispetto al loro ''source'') è minore della loro [[tensione di soglia]], che per questi particolari componenti equivale a metà tensione di alimentazione. Inversamente la rete di Pull-Down è costituita di soli '''[[N-MOS]]''', ovvero MOSFET che si accendono solo se la tensione presente al loro gate (misurata rispetto al loro source) è maggiore della loro tensione di soglia. Il circuito CMOS venne inventato da Frank Wanlass nel 1967.

Riga 6:

== Caratteristiche ==

[[File:Cmos impurity profile.PNG|rightthumb|thumbnail|400pxupright=1.8|Sezione trasversale di due transistor in una porta CMOS]]

[[File:CMOS fabrication process.svg|thumb|left|100pxupright=0.5|Processo semplificato di microfabbricazione. NB: i contatti di gate, source e drain non sono realmente sullo stesso piano, e il diagramma non è n scala.]]

Uno dei principali vantaggi della logica CMOS è di avere una potenza statica dissipata idealmente nulla: questa caratteristica è dovuta alla [[complementarità]] del [[pull-down]] (n-Mos) e del [[pull-up]] (p-Mos);

Riga 36:

Dall'istante <math>t_a</math> a <math>t_c</math> e da <math>t_d</math> a <math>t_f</math> la corrente non è nulla in quanto sia il PU che il PD sono accesi.

Quindi la potenza avrà un valore non nullo in quei punti; ricordiamo che la potenza dinamica è:

[[File:Pot dinamica media(Vi,Id,t).jpg|thumb|300px|rightupright=1.4|Grafico della <math>V_i</math> e <math>I_d</math> rispetto al tempo della logica CMOS]]

:<math>P_d = V_{dd} * I_d \ </math>

Quindi calcoliamo la [[potenza attiva]]:

Riga 67:

:<math>\langle P_d \rangle = \beta * t_r * \frac {V_{dd}^3}{12 T} \left [ 1 - \frac {2V_{tn}}{V_{dd}} \right ]</math>

[[File:Pot dinamica media(Vo,Vi,Id).jpg|thumb|300pxupright=1.4|Grafico della <math>V_o</math> e <math>I_d</math> rispetto a <math>V_i</math> della logica CMOS]]

Facendo l'ipotesi <math>V_{dd}>>V_{tn}</math>