Turbo codici: differenze tra le versioni

Versione delle 16:46, 12 gen 2018

Versione delle 16:52, 12 gen 2018

Riga 32:

Esistono molti casi diversi di turbo codici, che utilizzano diversi componenti di codificatori, rapporti di input/output, interleaver e pattern di foratura. Questo esempio di implementazione dell'encoder descrive un classico codificatore turbo e mostra la progettazione generale dei turbo codici paralleli.

Questa implementazione dell'encoder invia tre sotto-blocchi di bit. Il primo sottoblocco è il blocco ''m''-bit dei dati del payload o carico utile (che è inviato,spedito persenza cui lamodifiche (codifica è del tipo ''sistematica''). Il secondo sottoblocco è costituito da ''n/2'' bit di parità, calcolati dai dati del carico utile utilizzando un codice convoluzionale sistematico ricorsivo (codice RSC). Il terzo sottoblocco è costituito da ''n/2'' bit di parità calcolati su una permutazione nota degli stessi dati del carico utile, calcolati ancora utilizzando un codice RSC. Pertanto due sottogruppi ridondanti ma diversi di bit di controllo di parità vengono inviati insieme al carico utile. Il blocco completo è composto da ''m + n'' bit di dati, con velocità di codice ridotta di un fattore ''m / ( m + n )''. La permutazione dei dati del carico utile tra le i due RSC in parallelo viene eseguito da un dispositivo chiamato interleaver.

Dal punto di vista dell'hardware, il codificatore di turbo-codice consiste di due codificatori RSC identici, ''C''₁ e ''C''₂, come illustrato in figura, che sono collegati tra loro usando uno schema di concatenazione, chiamato concatenazione parallela: