Poulson: differenze tra le versioni

Versione delle 12:26, 27 giu 2018

Versione delle 13:01, 27 giu 2018

Riga 40:

In occasione dell'evento [[International Solid-State Circuits Conference|ISSCC]] del [[2011]], Intel presentò un documento dal titolo "''A 32nm 3.1 Billion Transistor 12-Wide-Issue Itanium Processor for Mission Critical Servers'' "<ref name="dx.doi.org">[http://isscc.org/wp-content/uploads/sites/10/2017/05/ISSCC2011_AdvanceProgram.pdf A 32nm 3.1 Billion Transistor 12-Wide-Issue Itanium Processor for Mission Critical Servers]</ref> in cui illustrava alcuni dettagli in merito a questa CPU che portava il numero totale di [[transistor]] a circa 3,1 miliardi.

Successive informazioni<ref>[https://itpeernetwork.intel.com/itanium-poulson-update-greater-parallelism-new-instruction-replay-more-catch-the-details-from-hotchips/ Itanium Poulson Update&nbsp;— Greater Parallelism, New Instruction Replay & More: Catch the details from Hotchips!]</ref><ref>[http://www.slideshare.net/PaulineNist/intel-itanium-poulson-update-at-hotchips Intel Itanium Hotchips 2011 Overview]</ref> confermarono la presenza di miglioramnti nel [[multi-threading]] e nella [[Indice di fragilità|resilienza]] delle istruzioni ([[Intel Instruction Replay]] RAS).<ref>[http://www.cpu-world.com/news_2012/2012071101_Intel_publishes_Itanium_9500_reference_manual.html Intel publishes Itanium 9500 reference manual]</ref>

== Modelli arrivati sul mercato ==