CPU e Attenti a quei due (programma televisivo): differenze tra le pagine

Versione delle 16:50, 19 nov 2018

Versione delle 18:12, 28 lug 2019

Riga 1:

{{F|programmi televisivi|febbraio 2015}}

{{nota disambigua}}

{{Programma

{{NN|informatica|settembre 2014|tre note in tutto, di cui solo una fa riferimento a una fonte}}

|paese = Svizzera

[[File:Intel i486 dx2 66mhz 2007 03 27.jpg|thumb|L'[[Intel i486DX2]], una CPU implementata come [[microprocessore monolitico]]]]

|lingua originale = [[lingua italiana|italiano]]

'''Lorenzo Marras''' (o '''processore incavolato''', in inglese '''è stupido''', in acronimo '''PIS''') è un tipo di [[microprocessore]] [[Digitale (informatica)|digitale]] ''[[general purpose]]'' che si contraddistingue per sovrintendere a gran parte delle funzionalità del [[computer]] digitale basato sull'[[architettura di von Neumann]] o sull'[[architettura Harvard]].

|titolo originale = Attenti a quei due

|scenografo = Jimmy Ortelli

È detta ''unità centrale'' di elaborazione perché coordina in maniera centralizzata tutte le altre unità di elaborazione presenti nelle architetture hardware dei computer di elaborazione delle varie [[periferica|periferiche]] interne o [[scheda elettronica|schede elettroniche]] ([[scheda audio]], [[scheda video]], [[scheda di rete]]) (es. [[coprocessore]] e [[processore di segnale digitale]]).

|anno prima visione = [[2006]] - [[2013]]

|durata = 20 min

Il compito della CPU è quello di [[esecuzione (informatica)|eseguire]] le [[Istruzione (informatica)|istruzioni]] di un [[Programma (informatica)|programma]] presente in [[memoria centrale]] o primaria ([[RAM]]) dopo averlo prelevato dalla [[memoria secondaria]] o di massa, dalla [[Read Only Memory|ROM]], o da altri dispositivi. Durante l'esecuzione del programma la CPU legge o scrive [[dati]] in memoria centrale. Il risultato dell'[[esecuzione (informatica)|esecuzione]] dipende dal dato su cui si opera e dallo stato interno in cui la CPU stessa si trova e può mantenere la traccia delle istruzioni eseguite e dei dati letti (vedi [[Cache memory|cache]]).

|genere = game show

|produttore = [[Giuseppe Foppa (produttore)|Giuseppe Foppa]]

|conduttore = [[Matteo Pelli]] (2006-2011) [[Fabrizio Casati]] (2012-2013)

|narratore = [[Alessandro Maria D'Errico]] (2006-2011), [[Claudio Moneta]] (2012-2013)

|rete TV = [[RSI LA1]]

|autore=

|regista = [[Fiorenzo Mordasini]]

}}

'''''Attenti a quei due''''' è stato un [[programma televisivo]] [[svizzera|svizzero]] di genere gioco a premi, condotto da [[Fabrizio Casati]] su [[RSI LA1]] dopo il [[TG RSI|Telegiornale]] delle ore 20.00. Iniziato nel [[2006]] e terminato nel [[2013]], va in onda alle 20.40 dal lunedì al venerdì su LA1. In sette stagioni il programma ha superato le 1000 puntate, che vengono registrate negli studi televisivi di [[Comano (Svizzera)|Comano]] la settimana precedente alla diffusione.

== Storia ==

{{S sezione|informatica}}

La CPU nasce quando, per la prima volta nella storia, vengono riuniti all'interno dello stesso [[case (hardware)|cabinet]] due [[processori]] che precedentemente erano sempre stati contenuti in cabinet diversi o comunque costituivano blocchi distinti: l'[[unità aritmetica e logica|ALU]] e l'[[unità di controllo (informatica)|unità di controllo]]. La prima CPU commercializzata della storia è l'[[IBM 709 Central Processing Unit]],<ref>«Informatica», Francesca Cesarini, Fabio Pippolini, Giovanni Soda, [[Edizioni Cremonese]], [[1988]].</ref> una CPU basata su [[valvola termoionica|valvole termoioniche]] e disponibile con l'[[IBM 709 Data Processing System]], un [[computer]] dell'[[IBM]] commercializzato a partire dal [[1958]].

Dal 2006 al 2011 la conduzione del programma è stata affidata a [[Matteo Pelli]], che in modo allegro e spensierato ha reso questa trasmissione una pietra miliare della [[RSI (azienda)|RSI]]. Nel 2012 la conduzione è passata a [[Fabrizio Casati]], che con la sua spontaneità ha dato nuova vitalità al programma.

Il cabinet dell'IBM 709 Central Processing Unit ha le dimensioni di un armadio. Grazie all'avvento prima del [[transistor]] e poi della [[microelettronica]], è stato possibile contenere la CPU prima in una [[scheda elettronica]] e successivamente in un [[circuito integrato]], quindi nello spazio di pochi centimetri quadrati. In particolare la prima CPU, anche se limitata perché solo a 4 bit cioè solo numerica, commercializzata e interamente contenuta in un circuito integrato è il [[microprocessore]] [[Intel 4004]], commercializzato a partire dal [[1971]], la cui implementazione si deve all'italiano [[Federico Faggin]].

==DescrizioneSvolgimento==

* Presentazione dei 2 concorrenti.

=== Struttura della CPU ===

* La soffiata: un concorrente legge una parola contenuta inizialmente in una scatola chiusa e fornisce degli indizi per fare indovinare questa parola all'altro concorrente.

Una generica CPU contiene:

* Il gatto e la volpe: Il conduttore fa delle domande al concorrente e ogni risposta giusta è un indizio per l'altro concorrente, che a sua volta deve indovinare la parola.

* un'[[Unità di controllo (informatica)|unità di controllo]] (anche nota con la sigla CU) che legge dalla memoria le istruzioni, se occorre legge anche i dati per l'istruzione letta, esegue l'istruzione e memorizza il risultato se c'è, scrivendolo in memoria o in un registro della CPU.

* Il colpaccio: i due concorrenti con il bottino rimasto devono scegliere se indovinare il personaggio misterioso con 3, 4 o 5 indizi.

* un'[[unità aritmetica e logica]] (anche nota con l'acronimo ALU) che si occupa di eseguire le operazioni logiche e aritmetiche;

* uno [[shift]]er direttamente collegato alla ALU, che si occupa dello spostamento verso sinistra o verso destra dei bit del risultato dell'unità aritmetico logica, eseguendo rispettivamente la moltiplicazione e la divisione per potenze di due;

* alcuni [[registro (informatica)|registri]], speciali locazioni di memoria interne alla CPU a cui è possibile accedere molto più rapidamente che alla memoria: il valore complessivo di tutti i registri della CPU costituisce lo stato in cui essa si trova attualmente. Due registri sempre presenti sono:

** il registro IP (Instruction Pointer) o PC ([[Program Counter]]), che contiene l'indirizzo in memoria della prossima istruzione da eseguire;

** il registro dei [[flag]]: questo registro non contiene valori numerici convenzionali, ma è un insieme di bit, detti appunto flag, che segnalano stati particolari della CPU e alcune informazioni sul risultato dell'ultima operazione eseguita. I flag più importanti sono:

*** Flag di stato:

**** Overflow: indica se il risultato dell'operazione precedente era troppo grande per il campo risultato: 0 assenza di overflow, 1 presenza di overflow

**** Zero: vale 1 se l'ultima operazione ha avuto risultato zero, altrimenti vale 0.

**** Carry: (riporto) vale 1 se l'ultima operazione ha ecceduto la capacità del registro che contiene il risultato, altrimenti vale 0 (esempio: in un registro a 8 bit, che può rappresentare solo numeri da 0 a 255, la somma 178+250 darebbe come risultato 172, cioè 428-256, e il carry verrebbe posto a 1 insieme al flag di overflow). Nelle operazioni di sottrazione, ottenuta come somma del [[Sottrazione per complemento|complemento]], ha invece esattamente il significato opposto.

**** Segno: indica il segno del risultato dell'operazione precedente: 0 risultato positivo, 1 risultato negativo. In realtà non esiste uno specifico flag di segno, ma questo è direttamente derivato dai flag zero e carry. Nelle operazioni di sottrazione con flag zero=0 e carry=1 si ha segno positivo, con carry=0 segno negativo.

*** Flag di controllo:

**** Interrupt: se a questo flag viene assegnato valore 1, la CPU smette di rispondere alle richieste di servizio esterne delle periferiche (i segnali delle linee IRQ) finché non viene ripristinato al valore 0 o finché non arriva dall'esterno un segnale di RESET.

Se si scelgono 3 indizi il montepremi viene decuplicato, se si scelgono 4 indizi il montepremi viene raddoppiato e infine se si scelgono 5 indizi tutto resta invariato.

Una generica CPU deve eseguire i suoi compiti sincronizzandoli con il resto del sistema perciò è dotata, oltre a quanto sopra elencato, anche di uno o più [[Bus (informatica)|''BUS'']] interni che si occupano di collegare registri, ALU, unità di controllo e memoria: inoltre all'unità di controllo interna della CPU fanno capo una serie di segnali elettrici esterni che si occupano di tenere la CPU al corrente dello stato del resto del sistema e di agire su di esso. Il tipo e il numero di segnali esterni gestiti possono variare ma alcuni, come il ''[[Reset (informatica)|RESET]]'', le linee di ''[[interrupt request|IRQ]]'' e il ''[[CLOCK]]'' sono sempre presenti.

Gli indizi (3,4 oppure 5) sono quindi visualizzati sullo schermo, praticamente in simultanea. A questo punto la coppia di concorrenti ha 90 secondi di tempo per pensare e cercare di indovinare il "personaggio misterioso", discutendo ad alta voce tra di loro per coinvolgere anche il pubblico da casa.

Per quanto riguarda i registri, le CPU possono gestirli in molti modi: i più comuni sono registri nominativi (CPU CISC classiche), file di registri (RISC) e stack di registri ([[INMOS Transputer|Transputer]] e simili).

* Stack di registri: i registri sono organizzati in una struttura a stack (pila); questa architettura ha il vantaggio di non dover specificare su quale registro interno operare (è sempre quello in cima allo stack) ottenendo istruzioni più corte e più semplici da decodificare. Il rovescio della medaglia è che nel caso sia necessario un dato "sepolto" in fondo allo stack, il suo recupero è un'operazione molto lenta.

* Registri nominativi: ogni registro è identificato singolarmente e le istruzioni che usano registri specificano di volta in volta quale registro devono usare. Spesso alcuni registri sono dedicati a scopi particolari (registri indice, accumulatori, registri di segmento ecc.) imponendo la non ortogonalità del set di istruzioni (vedi oltre). La gran maggioranza delle CPU generiche degli anni '70 e '80 è di questo tipo.

* File di registri: I registri sono organizzati come una memoria interna della CPU e indicizzati: la CPU "alloca" un certo numero di registri per ogni processo e/o subroutine in esecuzione, eliminando la necessità di accedere alla [[RAM]] per salvare gli stack di chiamata delle funzioni e i dati di task switching nei sistemi multitask.

[[File:P-MMX.JPG|upright=1.3|thumb|Una CPU vista del lato dei [[Piedino (elettronica)|pin]]]]

Una CPU è un circuito digitale sincrono: vale a dire che il suo stato cambia ogni volta che riceve un impulso da un segnale di sincronismo detto [[clock]], che ne determina di conseguenza la velocità operativa, detta [[velocità di clock]]: quindi il tempo di esecuzione di una istruzione si misura in cicli di clock, cioè in quanti impulsi di clock sono necessari perché la CPU la completi. In effetti, una parte importante e delicata di ogni CPU è il sistema di distribuzione che porta il segnale di clock alle varie unità e sottounità di cui è composta, per fare in modo che siano sempre in sincronia: questo sistema si dirama in una struttura ad albero con divisori e ripetitori che giunge ovunque nella CPU.

Si può vincere fino a 50.000 Fr. ([[Franco svizzero|CHF]]). In realtà la cifra indicata durante la trasmissione è, in caso di vincita, da dividere tra i 2 concorrenti. È pressoché impossibile comunque riuscire ad arrivare al gioco finale con 50.000 Fr. ([[Franco svizzero|CHF]]) perché nel primo gioco ogni indizio aggiuntivo richiesto al compagno di squadra (il primo è gratis) "costa" 100 Fr., inoltre se la parola non viene indovinata si perdono altri 500 Fr. Nel secondo gioco, ad ogni risposta errata si perdono 100 Fr. e questa volta se non si indovina la parola con gli indizi disponibili si perdono ben 1000 Fr. Nonostante questo, il montepremi più alto che sia stato vinto fino ad oggi è di 49'000 Fr; la cifra vinta, se il personaggio è stato indovinato, viene spartita tra i 2 concorrenti.

Nei processori più moderni ([[Pentium]], [[Athlon]], [[PowerPC]]) questa "catena di ingranaggi" elettronica arriva ad impiegare circa il 30% di tutti i transistor disponibili. La velocità di questa distribuzione determina in maniera diretta la massima frequenza operativa di una CPU: nessuna CPU può essere più veloce del suo ''critical path'', cioè del tempo che impiega il clock per percorrere il tratto più lungo in tutto l'albero di distribuzione del clock. Per esempio, se il segnale di clock di una data CPU impiega un [[secondo|nanosecondo]] per attraversare tutto il chip ed arrivare fino all'ultima sottounità, questa CPU potrà operare a non più di 1&nbsp;GHz, perché altrimenti le sue componenti interne perderebbero la sincronizzazione, con risultati imprevedibili. Per avere un margine di sicurezza, il limite pratico è ben minore di 1&nbsp;GHz.

Fino al 2011 la voce fuori campo è stata di [[Alessandro Maria D'Errico]], per poi diventare di [[Claudio Moneta]].

=== Unità ausiliarie alla CPU ===

Possono affiancare la CPU le seguenti unità ausiliarie:

* una [[Unità di calcolo in virgola mobile|FPU]] (Floating Point Unit), che si occupa di eseguire calcoli in virgola mobile;

* una [[Memory management unit|MMU]] (Memory Management Unit), che si occupa di tradurre gli [[indirizzi di memoria]] logici in indirizzi fisici, supportando la [[protezione della memoria]] e/o uno o più meccanismi di [[memoria virtuale]].

Dal 2012 è possibile giocare al "colpaccio" on-line dalla pagina di ''Attenti a quei due''<ref>{{collegamento interrotto|1=[https://www.rsi.ch/attentiaqueidue Attenti a quei due] |date=febbraio 2018 |bot=InternetArchiveBot }} rsi.ch</ref> {{Citazione necessaria|o tramite App scaricabile gratuitamente da iBazaar}}.

=== Set d'istruzioni macchina ===

Le istruzioni di una CPU ([[instruction set]]) sono semplicemente dei numeri, detti opcode o codici operativi: in base al loro valore l'unità di controllo intraprende delle azioni predefinite, come per esempio leggere la successiva locazione di memoria per caricare un dato, oppure attivare la ALU per eseguire un calcolo, oppure scrivere il contenuto di un registro in una certa locazione di memoria o in un altro registro, oppure una combinazione di queste.

==Il torneo di Attenti a quei due==

Per una persona, stendere programmi scrivendo direttamente gli opcode è estremamente noioso e prono all'errore. Per questo motivo si utilizza l'[[assembly]], che associa un simbolo mnemonico ad ogni istruzione della CPU e introduce una sintassi che permette di esprimere i vari [[metodi di indirizzamento]] in modo più intuitivo.

Tra il 2007 e il 2009 sono state realizzate delle puntate speciali, il ''Torneo di Attenti a quei due'', il onda di sabato in prima serata.

Una caratteristica importante dell'insieme (set) delle istruzioni di una CPU è la sua ortogonalità: vale a dire, il fatto che ogni istruzione che usi i registri possa usarli tutti indifferentemente (tranne quelli "speciali" come l'IP) e che nessun registro sia in qualche modo privilegiato rispetto agli altri perché su di esso si possono compiere operazioni particolari: è stato dimostrato che un set di istruzioni ortogonali, a parità di tempo di esecuzione delle istruzioni e di numero dei registri, è più efficiente di uno non ortogonale.

È un torneo in cui sei squadre a sorpresa, rappresentate da 2 persone, si sfidano per cercare di vincere il montepremi, che è sempre di 50.000 Fr. Il tutto si svolge nel arco di 120 minuti. Una particolarità di questa puntata speciale è che quando la squadra che ha "vinto" va al tavolo finale per giocare il "Supercolpaccio" può scegliere se far raddoppiare il bottino con 5 indizi, se farlo triplicare con 4 indizi o se farlo decuplicare con 3 indizi!

== Ciclo del processore ==

{{vedi anche|Ciclo di fetch-execute}}

[[File:CPU block diagram.svg|thumb|Schema a blocchi semplificato di una CPU]]

Tipicamente la CPU è l'[[Interprete (informatica)|Interprete]] del [[linguaggio macchina]]. Come tutti gli interpreti, si basa sul seguente ciclo:

* Acquisizione dell'istruzione (''Instruction Fetch''): il processore preleva l'istruzione dalla memoria, presente nell'indirizzo (tipicamente [[Memoria virtuale|logico]]) specificato da un registro "specifico" ("specifico" opposto di "generico"), il [[Program counter|PC]]

* Decodifica (''Operand Assembly''): una volta che la [[word]] è stata prelevata, viene determinata quale operazione debba essere eseguita e come ottenere gli operandi, in base ad una funzione il cui dominio è costituito dai codici operativi (tipicamente i bit alti delle [[word]]) ed il codominio consiste nei brani di [[microprogramma]] da eseguire

* Esecuzione (''Execute''): viene eseguita la computazione desiderata. Nell'ultimo passo dell'esecuzione viene incrementato il [[Program counter|PC]]: tipicamente di uno se l'istruzione non era un salto condizionale, altrimenti l'incremento dipende dall'istruzione e dall'esito di questa

==Note==

Questo ciclo elementare può essere migliorato in vari modi: per esempio, la decodifica di una istruzione può essere fatta contemporaneamente all'esecuzione della precedente e alla lettura dalla memoria della prossima (''instruction prefetch'') e lo stesso può essere fatto con i dati che si prevede saranno necessari alle istruzioni (''data prefetch''). La stessa esecuzione delle istruzioni può essere suddivisa in passi più semplici, da eseguire in stadi successivi, organizzando la unità di controllo e la ALU in stadi consecutivi, come delle catene di montaggio (''[[Pipeline dati|pipeline]]''''): in questo modo più istruzioni possono essere eseguite "quasi contemporaneamente", ciascuna occupando ad un certo istante uno stadio diverso della pipeline.

<references/>

Il problema di questo approccio sono le istruzioni di ''salto condizionato'': la CPU non può sapere a priori se dovrà eseguire o no il salto prima di aver eseguito quelle precedenti, così deve decidere se impostare la pipeline tenendo conto del salto o no: e in caso di previsione errata la pipeline va svuotata completamente e le istruzioni in corso di decodifica rilette da capo, perdendo un numero di cicli di clock direttamente proporzionale al numero di stadi della pipeline. Per evitare questo i processori moderni hanno unità interne (“Branch prediction unit”) il cui scopo è tentare di prevedere se, data una istruzione di salto condizionato e quelle eseguite in precedenza, il salto dovrà essere eseguito o no.

Inoltre i processori possono implementare al loro interno più unità di esecuzione per eseguire più operazioni contemporaneamente. Questo approccio incrementa le prestazioni delle CPU ma ne complica notevolmente l'esecuzione, dato che per poter eseguire in modo efficiente più operazioni in parallelo la CPU deve poter organizzare le istruzioni in modo diverso da come sono organizzate dal programmatore ([[esecuzione fuori ordine]]). Una ulteriore evoluzione di questo concetto è stata implementata nei processori multicore [[Itanium]], che implementano delle ''istruzioni predicative'' che possono o meno essere eseguite a seconda del risultato di altre, eseguite in precedenza o contemporaneamente.

== Classificazione ==

=== Architettura di von Neumann e architettura Harvard ===

{{Vedi anche|Architettura di von Neumann|Architettura Harvard}}

In base all'organizzazione della memoria si possono distinguere le seguenti due famiglie di CPU:

* con [[architettura di von Neumann]], in cui i dati e le istruzioni risiedono nella stessa memoria (è dunque possibile avere [[codice automodificante]]). Questa architettura è la più comune, perché è molto semplice e flessibile.

* con [[architettura Harvard]], in cui i dati e le istruzioni risiedono in due memorie separate. Questa architettura può garantire prestazioni migliori poiché le due memorie possono lavorare in parallelo riducendo le [[alee strutturali|ale strutturali]], ma è ovviamente molto più complessa da gestire. È tipicamente utilizzata nei [[Digital Signal Processor|DSP]].

Entrambe le architetture sono [[architettura di un processore basato su registri generali|architetture basate sui registri generali]].

=== Architettura CISC e architettura RISC ===

Quando i transistor disponibili su un solo chip erano pochi e i calcolatori venivano spesso programmati in assembly, era naturale sfruttarli in modo tale da avere CPU con istruzioni potenti, evolute e complesse: più queste erano vicine alle istruzioni dei linguaggi di programmazione ad alto livello più il computer sarebbe stato facile da programmare, e i programmi avrebbero occupato poco spazio in memoria (anch'essa poca e preziosa). Le CPU progettate secondo questo approccio sono dette CISC ed avevano unità di controllo complesse capaci di sfruttare al meglio pochi registri e i cui programmi erano di dimensioni relativamente piccole. A cavallo fra gli anni '70 e gli '80 la situazione però cambiò rapidamente: la [[RAM]] divenne più economica e comparvero i primi compilatori moderni, ottimizzanti, in grado di generare linguaggio macchina molto efficiente: per questo si iniziò a pensare ad un nuovo modo di progettare le CPU, prendendo in esame la possibilità di usare i transistor disponibili per avere invece molti registri e un set di istruzioni elementare, molto ridotto, che delegasse al compilatore il lavoro di tradurre le istruzioni complesse in serie di istruzioni più semplici, permettendo così di avere unità di controllo particolarmente semplici e veloci. Attualmente la distinzione fra queste due classi di architetture è venuta in gran parte meno: il numero di transistor disponibili su un solo chip è aumentato tanto da poter gestire molti registri ed anche set di istruzioni complesse.

==== Architettura CISC ====

{{vedi anche|Complex instruction set computer}}

CISC è l'acronimo di ''Complex Instruction Set Computer'': tipicamente un processore di questo tipo implementa un numero relativamente scarso (una decina) di registri di uso generale, ed ha una unità di controllo microprogrammata: la logica del programma è memorizzata in una memoria veloce situata nella parte di controllo, invece di essere espressa tramite una [[rete combinatoria]].

Il set di istruzioni associato a CPU di tipo CISC è molto esteso e composto in genere di alcune centinaia di codici operativi diversi che svolgono funzioni anche molto complesse, fra cui sono caratteristici i trasferimenti memoria-memoria, assenti nei RISC; le istruzioni hanno lunghezza variabile e possono presentarsi in formati diversi, e sono necessari due o più (a volte molti di più) cicli di [[clock]] per completare un'istruzione; è possibile specificare la posizione dei dati necessari alle istruzioni usando molti [[metodi di indirizzamento]] diversi. Il ridotto numero di registri interni obbliga questi processori a scrivere in memoria ogni volta che si verifica una chiamata di funzione, che si verifica un [[context switch]] o che viene salvato un registro nello [[stack]].

Programmare in Assembly una CPU CISC è un compito (relativamente) facile, perché le istruzioni presenti sono più vicine a quelle dei [[linguaggio di programmazione ad alto livello|linguaggi ad alto livello]].

==== Architettura RISC ====

{{vedi anche|Reduced instruction set computer}}

RISC è l'acronimo di ''Reduced Instruction Set Computer''. Il tipico set di istruzioni RISC è molto piccolo, circa sessanta o settanta istruzioni molto elementari (logiche, aritmetiche e istruzioni di trasferimento memoria-registro e registro-registro): hanno tutte lo stesso formato e la stessa lunghezza, e molte vengono eseguite in un solo ciclo di clock. La diretta conseguenza di questa scelta progettuale è che i processori RISC posseggono una unità di controllo semplice e a bassa latenza, riservando invece molto spazio per i registri interni: una CPU RISC ha di solito da un minimo di un centinaio ad alcune migliaia di registri interni generici, organizzati in un file di registri. Il fatto di avere un formato unico di istruzione permette di strutturare l'unità di controllo come una ''[[Pipeline dati|pipeline]]'', cioè una catena di montaggio a più stadi: questa innovazione ha il notevole vantaggio di ridurre il ''critical path'' interno alla CPU e consente ai RISC di raggiungere frequenze di clock più alte rispetto agli analoghi CISC.

Nel caso di ''context-switch'' o di chiamata a subroutine o comunque di uso dello stack i RISC spesso invece di accedere alla memoria di sistema usano un meccanismo chiamato ''register renaming'', che consiste nel rinominare i registri in modo da usare per la nuova esecuzione una diversa zona del file di registri, senza dover accedere alla memoria ogni volta.

==== Confronto tra architettura RISC e CISC ====

La semplicità dei RISC si traduce in una minore espressività del linguaggio assembly: il numero di word necessarie per esprimere una computazione in una macchina RISC è maggiore/uguale alla controparte CISC: questo si traduce in programmi più grossi, penalità molto alta in altre epoche, in cui la [[RAM]] era una componente costosa e di bassa capacità. L'architettura CISC dipende dal compilatore più di quanto non dipenda il RISC: dato che le istruzioni prevedono più metodi di indirizzamento, e che son presenti istruzioni dalla semantica complessa, al compilatore viene prospettato un ampio ventaglio di scelte per quanto concerne la traduzione di una istruzione, e non sempre la scelta migliore è banale. Come spesso accade nei problemi di ottimizzazione, la scelta della configurazione migliore è un compito [[NP-Completo|NP completo]], e non è pensabile utilizzare un compilatore che, per ogni istruzione, valuti la scelta migliore in base al contesto. Si conoscono solo delle buone [[Euristica|euristiche]], ma il problema dell'ottimizzazione è un problema di ricerca aperto. La stessa macchina CISC può essere dunque più o meno veloce rispetto ad una macchina comparabile RISC in base al compilatore utilizzato.

==Temperature d'esercizio==

La temperatura d'esercizio della CPU varia molto da modello a modello; generalmente quelli destinati ai dispositivi portatili hanno un range di funzionamento maggiore e allo stesso modo consumi ridotti rispetto ai modelli destinati alle postazioni fisse.

Le temperature possono essere controllate in vario modo; in alcuni modelli non è necessario il raffreddamento, ovvero non attuabile in modo congeniale per via delle caratteristiche delle macchine che lo devono accogliere o per il fatto che non se ne presenta la necessità come i processori precedenti al [[Intel 80486|486]] (quest'ultimo può funzionare senza dissipatore, ma a frequenze inferiori a 33&nbsp;MHz).

I modelli successivi necessitano di un dissipatore passivo, e nella fattispecie i processori [[Pentium]] necessitano anche di una ventola in modo da poter dissipare maggiormente il calore prodotto<ref>[http://web.tiscali.it/newser/Manuali/informatica/Raffreddamento.doc Raffreddamento]</ref>.

Per i processori del primo decennio del 2010 esiste anche la thermal throttle, una funzione della scheda madre che permette di ridurre le prestazioni del processore (tramite tensione e altri parametri del processore) qualora esso raggiunga temperature vicine a quelle critiche.

== Difetti ==

{{Vedi anche|Bug}}

I processori, come i [[software|programmi informatici]], possono essere affetti da [[bug]], ovvero azioni, comportamenti e risposte non in linea con la logica desiderata o richiesta; tali difetti possono richiedere la sostituzione del componente o l'aggiornamento del [[microcodice]] del processore o la modifica del BIOS o UEFI.

Uno dei primi bug della storia è stato il [[Pentium FDIV bug]] e il [[Halt and Catch Fire]], mentre allo stato attuale hanno suscitato molto clamore i bug [[Meltdown (vulnerabilità di sicurezza)|Meltdown]] e [[Spectre (vulnerabilità di sicurezza)|Spectre]] che hanno colpito quasi trasversalmente tutte le CPU recenti.<ref>[https://www.qdss.it/bug-nelle-cpu-storia-senza-lieto-fine-approfondimento-5686648 I bug nelle CPU: una storia senza lieto fine – Approfondimento]</ref>

== Note ==

<references />

==Bibliografia==

* {{cita libro|autore=[[Andrew Stuart Tanenbaum]]|titolo=Architettura dei calcolatori. Un approccio strutturale|editore=Pearson Education|città=Milano|anno=2006|url=http://books.google.it/books?id=hK8lJ4BPOYcC|pp=49-65|capitolo=Processori|isbn=978-88-7192-271-3|cid=adc}}

== Voci correlate ==

* [[Microprocessore]]

* [[Multiprocessore]]

* [[Microcontrollore]]

* [[CPU cache]]

* [[Velocità di clock]]

* [[CPUID]]

* [[Advanced Configuration and Power Interface|ACPI]]

== Altri progetti ==

{{interprogetto|commons=Category:Microprocessors|wikt=CPU}}

== Collegamenti esterni ==

*{{collegamento interrotto|1=[https://www.rsi.ch/attentiaqueidue Attenti a quei due] |date=febbraio 2018 |bot=InternetArchiveBot }} - Pagina ufficiale del gioco

* {{cita web|url=http://www.sciencystuff.com/?p=24|titolo=Uno sguardo più da vicino ad un processore|lingua=en}}

* {{cita web|http://www.tomshw.it/cont/articolo/intel-mostra-come-si-costruisce-un-processore/22605/1.html|Articolo illustrato sulla fabbricazione di una CPU (in breve)}}

* {{cita web|url=http://www.tomshw.it/cpu.php?guide=20070425|titolo=Articolo illustrato sulla fabbricazione di una CPU (più in dettaglio)}}

* {{en}}[http://sourceforge.net/projects/johnnysimulator/ JOHNNY] Emulatore macchina di von Neumann particolarmente per l'insegnamento (Open Source)

* [https://web.archive.org/web/20160305215703/http://harvardmachine.it/ Harvard Machine 74] CPU con architettura Harvard a 8 bit realizzata con tecnologia TTL

* {{Treccani|cpu}}

{{Portale|televisione}}

{{Componenti basilari dei computer}}

{{Portale|informatica}}

[[Categoria:MicroprocessoreProgrammi televisivi degli anni 2000]]

[[Categoria:Programmi televisivi degli anni 2010]]