Front Side Bus: differenze tra le versioni

Versione delle 17:08, 30 apr 2009

Versione attuale delle 12:57, 12 ott 2023

(44 versioni intermedie di 30 utenti non mostrate)

Riga 1:

Nei [[Personal Computer]] il '''Front Side Bus (FSB)''' è il [[Bus (informatica)|bus]] che trasporta i dati tra la [[CPU]] e il [[northbridge]].<ref name="pcs">

{{Cita libro

| url = http://books.google.com/books?id=E1p2FDL7P5QC&pg=PA314

| titolo = Upgrading and repairing PCs

| autore = Scott Mueller

| edizione = 15th

| editore = Que Publishing

| anno = 2003

| isbn = 978-0-7897-2974-3

| pagine = 314

}}</ref>

== Introduzione ==

[[ImageFile:Motherboard diagram.svg|thumb|300pxupright=1.4|Layout tipico di north/south bridge]]

La banda (o il throughput teorico massimo) del FSB viene determinata moltiplicando i [[bitbyte]] delle parole[[word]] (voci) del processore per la [[frequenza di clock]] (cicli al secondo) per il numero di data transfer ad ogni ciclo. Ad esempio, un sistema con:

* processore a 32 bit (4 [[byte]]);

* FSB a 100 &nbsp;MHz;

* 4 trasferimenti a ciclo;

ha una banda di 4(byte) x 100(FSB) x 4(tc) = 1600 megabyte al secondo (MB/s).

Molti produttori al giorno d'oggi descrivono la velocità del FSB in [[megatransfer]] al secondo (MT/s) e non in megahertz accorpando l'informazione di frequenza con quella di data transfer a ciclo.

Line 14 ⟶ 24:

== Funzionamento ==

In base al processore utilizzato, alcuni computer possono avere anche il [[back side bus]] che collega la CPU alla [[cache]]. Questo bus, assieme alla cache connessa, è molto più veloce rispetto allnell'accedere ai dati della memoria attraverso il dell'FSB.

FSB è un nome alternativo per i bus dati eed indirizzi. Il FSB collega la CPU al resto dell'hardware attraverso un [[chipset]] che, disolitodi solito, è diviso in [[northbridge]] e [[southbridge (elettronica)|southbridge]].
A a cuiquesto, poi, si collegano tutti gli altri bus della [[scheda madre]], come il bus [[Peripheral Component Interconnect|PCI]] e il bus [[Accelerated Graphics Port|AGP]]. Questi bus secondari, di solito, hanno una velocità che dipende dal FSB e non sono necessariamente sincroni ad esso.

==Voci correlateNote ==

<references />

== Voci correlate ==

*[[Bus mastering]]

*[[Microprocessore]]

*[[Three state]]

*[[Intel QuickPath Interconnect]]

*[[HyperTransport]]

* [[Bus mastering]]

{{interprogetto|commons=Category:Computer buses}}

* [[Microprocessore]]

* [[Three state]]

* [[Intel QuickPath Interconnect]]

* [[HyperTransport]]

== Altri progetti ==

[[Categoria:Bus computer]]

{{interprogetto|preposizione=sul}}

== Collegamenti esterni ==

[[bs:Front side bus]]

* {{FOLDOC}}

[[cs:Front Side Bus]]

[[da:Front Side Bus]]

{{Bus computer}}

[[de:Front Side Bus]]

{{Portale|informatica}}

[[en:Front-side Bus]]

[[es:Front Side Bus]]

[[Categoria:Bus computer]]

[[fr:Front side bus]]

[[Categoria:Scheda madre]]

[[ko:프론트 사이드 버스]]

[[hi:फ़्रंट साइड बस]]

[[id:Bus sistem]]

[[lt:Sisteminė magistralė]]

[[hu:Front side bus]]

[[nl:Front side bus]]

[[ja:フロントサイドバス]]

[[pl:Front side bus]]

[[pt:Barramento frontal]]

[[ru:Front side bus]]

[[sk:Front side bus]]

[[fi:Front Side Bus]]

[[sv:Front side bus]]

[[ur:پیش جانبی حافلہ]]

[[zh:前端总线]]