Generic Array Logic: differenze tra le versioni

Versione delle 21:30, 5 nov 2023

Versione attuale delle 23:54, 5 nov 2023

(4 versioni intermedie di 2 utenti non mostrate)

Riga 1:

{{Nd|redirect=Programmable Array Logic|descrizione=la tecnologia precedente dal nome simile|titolo=Programmable Logic Array}}

[[File:Lattice GAL 16V8.jpg|thumb|upright=0.7|Due esemplari di dispositivi GAL prodotti nel 1985 dalla [[Lattice Semiconductor]], nei formati [[Dual in-line package|DIP-20]] e [[Dual in-line package|DIP-24]]. Versioni moderne di questi dispositivi risultano ancora in produzione nel 2006.

[[File:Lattice GAL 16V8.jpg|Due modelli di GAL|thumb]]

]]

[[File:Programmable Logic Device.svg|thumb|Gli elementi programmabili connettono sia gli ingressi che i loro complementari alle porte AND, collegate a loro volta ad una porta OR.]]

[[File:22V10 Block Diagram.jpg|Schema della GAL22V10|thumb]]

[[File:AMD 22V10 Macrocell.jpg|Macrocella della GAL22V10|thumb]]

La '''Generic Array Logic''' (in acronimo '''GAL'''), nell'[[elettronica digitale]], è una famiglia di [[Programmable Logic Device|dispositivi logici programmabili (PLD)]] usati per implementare [[circuito combinatorio|circuiti logici combinatori]].

A causa della loro stretta similarità vengono talvolta accomunati ai dispositivi PAL (''Programmable Array Logic'').<ref name="Napoli 2023">{{cita libro

|titolo = Progetto di circuiti digitali e implementazione su FPGA

|autore = Ettore Napoli

|paginapagine = 15-16

|editore = Società Editrice Esculapio

|città = Bologna

Line 17 ⟶ 15:

}}</ref>

Il primo dispositivo PAL venne commercializzato nel 1978 dall'azienda [[Monolithic Memories]] come concorrente dei dispositivi [[Programmable Logic Array|PLA]], apparsi pochi anni prima.

Si tratta di un'evoluzione dei dispositivi PLA (''[[Programmable Logic Array]]'') creata dalla [[Lattice Semiconductor]] nella metà degli anni '80.<ref name=geraci1>{{Cita|Geraci|pag. 102|geraci}}.</ref>

In seguito la produzione venne ceduta ad aziende terze come [[National Semiconductor]], [[AMD]] e [[Texas Instruments]].<ref name="Napoli 2023"/>

Negli anni '80 la [[Lattice Semiconductor]] sviluppò una propria famiglia di PLD, innovando sulla ormai popolare tecnologia PAL. Il risultato furono i dispositivi GAL.<ref name=geraci1>{{Cita|Geraci|pag. 102|geraci}}.</ref>

==Architettura==

{{clear}}

La struttura di una GAL è derivata da quella delle [[Programmable logic array|PLA]], più precisamente si tratta di PAL con l'aggiunta di dispositivi programmabili in uscita, detti [[output logic macrocell]] (OLMC).<ref name=geraci1/> La GAL è costituita da un piano logico programmabile, che consiste in una matrice di porte AND, programmabili tramite celle di memoria [[Programmable Read Only Memory]], collegata ad una serie di OR non programmabile. Le porte OR consentono quindi di guidare gli ingressi alle macrocelle, che costituiscono la logica di output del dispositivo.

== Architettura ==

{{immagine multipla

|direzione = verticale

|larghezza totale = 300

|immagine1 = Programmable Logic Device.svg

|didascalia1 = Schema logico semplificato di un dispositivo PAL

|immagine2 = AMD 22V10 Macrocell.jpg

|didascalia2 = Schema logico di una macrocella GAL (GAL22V10). Sulla sinistra è possibile vedere la rappresentazione di una PAL connessa in ingresso.

}}

[[File:22V10 Block Diagram.jpg|thumb|left|upright=0.5|Schema dellaa blocchi di un dispositivo GAL (GAL22V10|thumb) a 24 pin]]

La struttura di una GAL è derivata da quella delle [[Programmable logic array|PLA]], più precisamente si tratta di PAL con l'aggiunta di dispositivi programmabili in uscita detti OLMC (''Output Logic MacroCell'').<ref name=geraci1/>

La struttura di una GAL è derivata da quella delle [[Programmable logic array|PLA]], più precisamente si tratta di PAL con l'aggiunta di dispositivi programmabili in uscita, detti [[output logic macrocell]] (OLMC).<ref name=geraci1/> LaUna GAL è costituita da un piano logico programmabile, che consiste in una matrice di porte AND, programmabili tramite celle di memoria [[Programmable Read Only Memory|PROM]], collegata ad una serie di OR non programmabile. Le porte OR consentono quindi di guidare gli ingressi alle macrocelle, che costituiscono la logica di output del dispositivo.

Ogni uscita può avere fino ad otto porte AND, delle quali una è destinata alla gestione di un buffer bidirezionale di uscita. La tipologia di OLMC dei primi dispositivi, caratterizzati da 10 entrate ed 8 uscite, era fissata dal costruttore.

La rigidità dell'apparato di output portò la [[AMD]], nel giugno del 1983, ad introdurre il dispositivo 22V10, dotato di 24 pin e 10 macrocelle in uscita,<ref name = "22V10 Data Sheet">{{ Cita libro | data =giugno 1983 | titolo =AmPAL 22V10 Advanced Information | città =Sunnyvale CA | editore =Advanced Micro Devices | id =04126A-PLP}} Note: This is the data sheet published by AMD when the AmPAL 22V10 was introduced.</ref> ognuna delle quali può essere configurata dall'utilizzatore. Tale dispositivo rimpiazzò quasi tutti i PAL esistenti allora.

{{clear}}

==Note==

Line 38 ⟶ 53:

== Altri progetti ==

{{interprogetto|preposizione=sulsulla}}

== Collegamenti esterni ==

* {{FOLDOC}}

{{Logica programmabile}}

{{Portale|elettronica|informatica}}