Generic Array Logic: differenze tra le versioni

Versione delle 00:03, 13 dic 2010

Versione attuale delle 23:54, 5 nov 2023

(27 versioni intermedie di 13 utenti non mostrate)

Riga 1:

{{Nd|redirect=Programmable Array Logic|descrizione=la tecnologia precedente dal nome simile|titolo=Programmable Logic Array}}

[[Image:Programmable Logic Device.svg|thumb|200px|Gli elementi programmabili connettono sia gli ingressi che i loro complementari alle porte AND, collegate a loro volta ad una porta OR.]]

[[Image:22V10 Block Diagram.jpg|Schema della AMD 22V10|200px|thumb|right]]

[[Image:AMD 22V10 Macrocell.jpg|Macrocella della AMD 22V10|200px|thumb|right]]

In [[elettronica digitale]], una '''Generic Array Logic ''', spesso abbreviato in '''GAL''', è un [[Programmable Logic Device|dispositivo logico programmabile]] usato per implementare [[circuito combinatorio|circuiti logici combinatori]].<br>

Si tratta di un dispositivo ideato dalla società [[Monolithic Memories]], ora acquisita da [[AMD]], ed è un'evoluzione del [[Programmable Logic Array]], più precisamente del PAL.

[[File:Lattice GAL 16V8.jpg|thumb|upright=0.7|Due esemplari di dispositivi GAL prodotti nel 1985 dalla [[Lattice Semiconductor]], nei formati [[Dual in-line package|DIP-20]] e [[Dual in-line package|DIP-24]]. Versioni moderne di questi dispositivi risultano ancora in produzione nel 2006.

==Architettura==

]]

La struttura di una GAL è derivata da quella delle [[Programmable logic array|PLA]], ed è costituita da un piano logico programmabile e da macrocelle logiche in uscita. Il piano logico programmabile è una matrice di [[Programmable Read Only Memory]] che consente di guidare gli ingressi alle macrocelle; le quali sono insiemi configurabili di porte logiche detti [[output logic macrocell]] (OLMC), e costituiscono la logica di output del dispositivo.

Ogni uscita può avere fino ad otto porte AND, delle quali una è destinata alla gestione di un buffer bidirezionale di uscita, e la tipologia di OLMC dei primi dispositivi, caratterizzati da 10 entrate ed 8 uscite, era fissata dal costruttore.

In [[elettronica digitale]], unaLa '''Generic Array Logic ''', spesso(in abbreviato inacronimo '''GAL'''), nell'[[elettronica digitale]], è ununa famiglia di [[Programmable Logic Device|dispositivodispositivi logici logicoprogrammabili programmabile(PLD)]] usatousati per implementare [[circuito combinatorio|circuiti logici combinatori]].<br>

La rigidità dell'apparato di output portò la [[AMD]], nel giugno del 1983, ad introdurre il dispositivo 22V10, dotato di 24 pin e 10 macrocelle in uscita,<ref name = "22V10 Data Sheet">{{ Cite book | date =June 1983 | title =AmPAL 22V10 Advanced Information | publication-place =Sunnyvale CA | publisher =Advanced Micro Devices | id =04126A-PLP}} Note: This is the data sheet published by AMD when the AmPAL 22V10 was introduced.</ref> ognuna delle quali può essere configurata dall'utilizzatore. Tale dispositivo rimpiazzò quasi tutti i PAL esistenti allora.

A causa della loro stretta similarità vengono talvolta accomunati ai dispositivi PAL (''Programmable Array Logic'').<ref name="Napoli 2023">{{cita libro

|titolo = Progetto di circuiti digitali e implementazione su FPGA

|autore = Ettore Napoli

|pagine = 15-16

|editore = Società Editrice Esculapio

|città = Bologna

|anno = 2023

|ISBN = 978-88-9385-350-7

}}</ref>

Il primo dispositivo PAL venne commercializzato nel 1978 dall'azienda [[Monolithic Memories]] come concorrente dei dispositivi [[Programmable Logic Array|PLA]], apparsi pochi anni prima.

In seguito la produzione venne ceduta ad aziende terze come [[National Semiconductor]], [[AMD]] e [[Texas Instruments]].<ref name="Napoli 2023"/>

Negli anni '80 la [[Lattice Semiconductor]] sviluppò una propria famiglia di PLD, innovando sulla ormai popolare tecnologia PAL. Il risultato furono i dispositivi GAL.<ref name=geraci1>{{Cita|Geraci|pag. 102|geraci}}.</ref>

{{clear}}

== Architettura ==

{{immagine multipla

|direzione = verticale

|larghezza totale = 300

|immagine1 = Programmable Logic Device.svg

|didascalia1 = Schema logico semplificato di un dispositivo PAL

|immagine2 = AMD 22V10 Macrocell.jpg

|didascalia2 = Schema logico di una macrocella GAL (GAL22V10). Sulla sinistra è possibile vedere la rappresentazione di una PAL connessa in ingresso.

}}

[[File:22V10 Block Diagram.jpg|thumb|left|upright=0.5|Schema a blocchi di un dispositivo GAL (GAL22V10) a 24 pin]]

La struttura di una GAL è derivata da quella delle [[Programmable logic array|PLA]], più precisamente si tratta di PAL con l'aggiunta di dispositivi programmabili in uscita detti OLMC (''Output Logic MacroCell'').<ref name=geraci1/>

Una GAL è costituita da un piano logico programmabile, che consiste in una matrice di porte AND, programmabili tramite celle di memoria [[Programmable Read Only Memory|PROM]], collegata ad una serie di OR non programmabile. Le porte OR consentono quindi di guidare gli ingressi alle macrocelle, che costituiscono la logica di output del dispositivo.

Ogni uscita può avere fino ad otto porte AND, delle quali una è destinata alla gestione di un buffer bidirezionale di uscita,. e laLa tipologia di OLMC dei primi dispositivi, caratterizzati da 10 entrate ed 8 uscite, era fissata dal costruttore.

La rigidità dell'apparato di output portò la [[AMD]], nel giugno del 1983, ad introdurre il dispositivo 22V10, dotato di 24 pin e 10 macrocelle in uscita,<ref name = "22V10 Data Sheet">{{ CiteCita booklibro | datedata =Junegiugno 1983 | titletitolo =AmPAL 22V10 Advanced Information | publication-placecittà =Sunnyvale CA | publishereditore =Advanced Micro Devices | id =04126A-PLP}} Note: This is the data sheet published by AMD when the AmPAL 22V10 was introduced.</ref> ognuna delle quali può essere configurata dall'utilizzatore. Tale dispositivo rimpiazzò quasi tutti i PAL esistenti allora.

{{clear}}

==Note==

Line 15 ⟶ 44:

==Bibliografia==

* {{cita libro | cognome= Geraci| nome= Angelo| titolo= Principi di elettronica dei sistemi digitali| editore= McGraw-Hill Milano| città= Milano| anno=2003 |id=ISBN 8838661073 ISBN=88-386-6107-3|cid=geraci }}

== Voci correlate ==

* [[Programmable logic array|PLA]]

* [[ca:Programmable Array Logic Device]]

*[[CPLD]]

* [[FPGACPLD]]

* [[CPLDFPGA]]

== Altri progetti ==

{{interprogetto|commonspreposizione=Category:Programmable Array Logicsulla}}

== Collegamenti esterni ==

[[Categoria:Circuiti elettronici configurabili]]

* {{FOLDOC}}

{{Logica programmabile}}

[[ca:Programmable Array Logic]]

{{Portale|elettronica|informatica}}

[[de:Programmable Array Logic]]

[[Categoria:Circuiti elettronici configurabili]]

[[en:Programmable Array Logic]]

[[es:Programmable Array Logic]]

[[ko:프로그래머블 어레이 논리]]

[[pl:PAL (elektronika)]]

[[pt:Matriz lógica programável]]

[[sv:Programmable array logic]]

[[vi:Programmable Array Logic]]

[[zh:可程式化陣列邏輯]]