Advanced Vector Extension: differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
Nessun oggetto della modifica Etichette: Inserimento di parole incomprensibili Sequenze di caratteri ripetuti da parte di un nuovo utente o IP Modifica visuale |
fix |
||
(3 versioni intermedie di 2 utenti non mostrate) | |||
Riga 1:
{{F|componenti per computer|febbraio 2013}}
Con il nome di '''Advanced Vector Extension''' (abbreviate in '''AVX''') viene indicato un [[instruction set]] [[SIMD]] proposte e sviluppate da [[Intel]], annunciate durante l'[[Intel Developer Forum]] del [[2008]], e che segue alle [[SSE4]] grazie all'architettura di decima generazione conosciuta come [[Sandy Bridge]], successiva a [[Nehalem (hardware)|Nehalem]].
== Caratteristiche tecniche ==
Line 12 ⟶ 13:
Le istruzioni AVX dovrebbero consentire inoltre di accelerare i calcoli relativi alla [[crittografia|criptazione]] [[Advanced Encryption Standard|AES]].
== Advanced Vector Extensions 2 ==
'''Advanced Vector Extensions 2''' (AVX2), noto anche come ''Haswell New Instructions'',<ref>{{Cita web|url=https://software.intel.com/en-us/blogs/2011/06/13/haswell-new-instruction-descriptions-now-available/|titolo=Haswell New Instruction Descriptions Now Available!|cognome=Buxton|nome=Mark|editore=[[Intel]]|data=13 giugno 2011|lingua=en|accesso=16 novembre 2018}}</ref> è un'espansione del set di istruzioni AVX introdotto nella [[Haswell (hardware)|microarchitettura Haswell]] di Intel.
AVX2 apporta le seguenti aggiunte: * espansione della maggior parte delle istruzioni SSE e AVX a 256 bit.
* manipolazione e moltiplicazione dei bit per uso generale a tre operandi
* [[Gather-scatter (indirizzamento vettoriale)|raccogliere]] il supporto, consentendo il caricamento di elementi vettoriali da posizioni di memoria non contigue
* <code>DWORD-</code> e <code>QWORD-</code> a qualsiasi permanente
* spostamenti vettoriali
A volte un'altra estensione che utilizza un diverso flag cpuid è considerata parte dell'AVX2; queste istruzioni sono elencate nella propria pagina e non di seguito:
* supporto [[FMA (set di istruzioni)|FMA]] a tre operandi (FMA3)
=== Nuove istruzioni ===
{| class="wikitable"
|-
Line 73 ⟶ 77:
| Spostare aritmeticamente a destra. Permette spostamenti variabili in cui ogni elemento viene spostato in base all'input confezionato.
|}
=== CPU con AVX2 ===
* [[Intel]]
** [[Haswell (hardware)|Haswell]], Q2 2013
** [[Haswell (hardware)|Haswell E]], Q3 2014
** [[Broadwell (hardware)|Broadwell]], Q4 2014
** [[Broadwell (hardware)|Broadwell E]], Q3 2016
** [[Skylake]], Q3 2015
** [[Kaby Lake]], Q3 2016 (ULV mobile) / Q1 2017 (desktop/mobile)
** [[Skylake|Skylake-X]], Q2 2017
** [[Coffee Lake]], Q4 2017
** [[Cannonlake|Cannon Lake]], previsto nel 2018
** [[Cascade Lake]], previsto nel 2018
** [[Ice Lake]], previsto nel 2018
* [[Advanced Micro Devices|AMD]]
** [[Excavator]] e successivi, Q2 2015
** [[Zen (microarchitettura)|Zen]], Q1 2017
** [[Zen+]], Q2 2018
== Note ==
<references />
== Voci correlate ==
Line 210 ⟶ 109:
{{Portale|Informatica}}
[[Categoria:
[[Categoria:Calcolo parallelo]]
[[Categoria:Intel]]
|