Process, Architecture, Optimization: differenze tra le versioni

Versione delle 22:32, 3 mag 2019

Versione attuale delle 19:48, 13 mag 2024

(4 versioni intermedie di 4 utenti non mostrate)

Riga 1:

{{F|informaticamicroprocessori|marzo 2017|}}

Il termine '''Process, Architecture, Optimization''' (abbreviato in ''PAO'') indica il nuovo approccio allo sviluppo dei [[microprocessore|microprocessori]] che [[Intel]] ha iniziato a seguire a partire dal [[2016]] come successore di [[Intel Tick-Tock]] utilizzato per i 10 anni precedenti.

Le differenze rispetto al precedente approccio non sono rivoluzionarie ma mirano a "rallentare" lo sviluppo per fare in modo di sfruttare maggiormente le tecnologie sviluppate al fine di ottimizzare i costi ormai sempre più alti in questo genere di progetti.

== Ciclo evolutivo delle CPU Intel ==

Line 20 ⟶ 21:

Le due fasi precedenti sono di fatto le stesse utilizzate nell'approccio precedente e indicate rispettivamente come "Tick" e "Tock". Nel corso del [[2016]] Intel ha deciso di rallentare l'evoluzione dei vari steps allo scopo di sfruttare maggiormente gli ingenti investimenti necessari a produrre le varie generazioni di CPU.<ref>[http://www.hwupgrade.it/news/cpu/niente-piu-tick-tock-per-intel-e-tempo-di-process-architecture-optimization_61731.html Niente più Tick-Tock per Intel: è tempo di Process-Architecture-Optimization]</ref>

Dopo aver introdotto una nuova architettura, l'anno successivo si procedere a una sua revisione e ottimizzazione allo scopo di sviscerarne tutte le potenzialità. In pratica, unendo affinamenti nel layout dei componenti, nelle logiche di funzionamento interno alla CPU e nella produzione dei transistor con uno specifico processo produttivo, si ottengono dei microprocessori ancora più ottimizzati che in genere dovrebbero essere in grado di migliorare l'efficienza di circa il 5-10%.<ref>[{{Cita web |url=http://www.techweekeurope.it/workspace/components/intel-tick-tock-tock-92898 |titolo=Intel ufficializza il tick-tock-tock nell'evoluzione dei processori] |accesso=6 febbraio 2017 |urlarchivio=https://web.archive.org/web/20160809172046/http://www.techweekeurope.it/workspace/components/intel-tick-tock-tock-92898 |dataarchivio=9 agosto 2016 |urlmorto=sì }}</ref><ref>[https://arstechnica.com/information-technology/2016/03/intel-retires-tick-tock-development-model-extending-the-life-of-each-process/ Intel retires “tick-tock” development model, extending the life of each process]</ref>

: ''Esempio'': I processori basati sull'architettura [[Kaby Lake]] non apportano novità sostanziali in termini di aumento di capacità di calcolo per singolo ciclo di clock, ma grazie a varie ottimizzazioni interne, forniscono un comparto grafico integrato con maggiori funzionalità, e un clock a parità di consumo di circa 200-300 MHz in più rispetto alla precedente [[Skylake]] aumentando di conseguenza l'efficienza complessiva della piattaforma.

== Ripetizione delle varie fasi ==

Line 29 ⟶ 30:

: ''Esempio'': [[Cannonlake]] sarà disponibile presumibilmente a metà [[2018]] e costituirà lo step "Process", essendo soprattutto un [[die-shrink]] a [[10 nm]] di [[Kaby Lake]]. Successivamente arriverà [[Icelake]] (step "Architecture") e poi [[Tigerlake]] (step "Optimization").

== Note ==

<references/>

Line 35 ⟶ 36:

* [[Intel]]

* [[Intel Tick-Tock]]

* [[Architettura dual core]]

* [[Dual core (tecniche di realizzazione)]]

* [[Dual core (gestione della cache)]]

* [[Resa produttiva]]

* [[Die-shrink]]

{{Portale|informatica}}

[[Categoria:Intel]]