Convertitore analogico-digitale: differenze tra le versioni

Versione delle 23:21, 14 mag 2020

Versione attuale delle 13:51, 18 mag 2024

(26 versioni intermedie di 13 utenti non mostrate)

Riga 2:

[[File:Ad wandler.jpg|thumb|Convertitore AD su [[Universal Serial Bus|USB]]]]

Un '''convertitore analogico-digitale''' (in [[lingua inglese|inglese]] ''Analog to Digital Converter'', '''ADC''') è un [[circuito elettronico]] inche grado di convertireconverte un segnale [[analogico]] con andamento continuo (ad es. una [[Differenza di potenziale|tensione]]) in una serie di valori discreti e quindi [[Digitale (informatica)|digitale]] (vedi teoria sulla [[conversione analogico-digitale]]). Il [[convertitore digitale-analogico]] o [[Convertitore digitale-analogico|DAC]] compie l'operazione inversa.

Un '''convertitore analogico-digitale''' (in inglese

'''Analog to Digital Converter''') è un [[circuito elettronico]] in grado di convertire un segnale analogico con andamento continuo (ad es. una [[Differenza di potenziale|tensione]]) in una serie di valori discreti (vedi teoria sulla [[conversione analogico-digitale]]). Il convertitore digitale-analogico o [[Convertitore digitale-analogico|DAC]] compie l'operazione inversa.

== Risoluzione ==

La risoluzione di un ADC indica il numero di valori discreti che può produrre. È usualmente espressa in [[Bit (informatica)|Bitbit]]. Per esempio, un ADC che codifica un ingresso analogico in 256 livelli discreti ha una risoluzione di [[8 bit]], essendo 2⁸ = 256.

La risoluzione può anche essere definita elettricamente, ed espressa in [[volt]]. La risoluzione in volt di un ADC è uguale alla minima differenza di potenziale tra due segnali che vengono codificati con due livelli distinti adiacenti.

Alcuni esempi possono aiutare:

* Esempio 1:

** Range compreso tra 0 e 10 volt

** Risoluzione dell'ADC di 12 bit: 2¹² = 4096 livelli di [[Quantizzazione (elettronica)|quantizzazione]]

** La differenza di potenziale tra due livelli adiacenti è 10 [[Volt|V]] / 4096 = 0,00244 V = 2,44 [[Milli (prefisso)|m]]V

Riga 24 ⟶ 25:

L'istogramma di un segnale vocale ha la forma di due curve esponenziali inverse, l'ADC non lineare cerca, quindi, di approssimare questo con una [[funzione di densità di probabilità]] [[Quadrato (algebra)|quadrata]] come [[a-law]] o [[mu-law|μ-law]], funzioni [[Logaritmo|logaritmiche]]. Il [[Segnale elettrico|segnale]] distorto ha un [[range dinamico]] inferiore, e la sua quantizzazione aggiunge meno [[Rumore (elettronica)|rumore]] al segnale originale rispetto a quanto farebbe un quantizzatore lineare con la stessa risoluzione in bit.

L’L'[[accuratezza]] dipende dall'errore della conversione. Questo errore è formato da due componenti: un errore di [[quantizzazione (elettronica)|quantizzazione]] e un errore di ''non-linearità'' (o infedeltà alla curva desiderata nel caso di ADC volutamente non-lineari). Questi errori sono misurati con un'unità chiamata [[Ordine dei bit|LSB]] (''least significant bit'' = bit meno significativo) ed indica fino a che punto i bit rappresentano segnale e quanti siano solo rumore. In un ADC a 8 bit, un errore di 1 LSB è pari ad un errore di 1/256 ossia circa del 0,4%; è un modo per dire che l'ultimo bit è casuale. In un ADC a 16 bit con un errore di 4 LSB significa che l'errore risulterà pari a 4/(2¹⁶) ossia 0,006%.

L'errore di quantizzazione è dovuto alla risoluzione finita dell'ADC ed è una imperfezione intrinseca di tutti i tipi di ADC. La grandezza dell'errore di quantizzazione su un campione è compresa tra zero e un LSB.

Riga 42 ⟶ 43:

Tutti gli ADC lavorano campionando il proprio input ad intervalli discreti di tempo. L'output di conseguenza è un'immagine incompleta dell'input e non c'è modo di sapere, guardando soltanto l'output, che valori abbia assunto l'input tra due istanti di campionamento adiacenti. Se è noto che l'ingresso varia lentamente confrontato con la frequenza di campionamento, allora si può presumere che esso sia sempre contenuto tra i due estremi in quell'intervallo.

Il risultato diretto che si osserva riproducendo un segnale campionato ad una frequenza inferiore della sua banda è che le componenti del segnale a frequenze superiori verranno riprodotti a frequenza diverse, inferiori alla frequenza di campionamento. Ad esempio, campionando a 1.5 [[Kilo (prefisso)|k]][[Hertz|Hz]] un'onda sinusoidale a 2 kHz verrà trasformata in una onda a 500 Hz (ed in opposizione di [[Fase (segnali)|fase]]). Il problema dell'[[antialiasing|aliasing]] può essere osservato anche visivamente, basta far caso che in televisione o al cinema (dove l'immagine è campionata a 25 Hz), oggetti in rotazione a frequenza superiori, come pale di elicottero o ruote di automobili, spesso ci appaiano girare lentamente, o addirittura al contrario, rispetto a quanto ci si aspetterebbe.

Per eliminare l'aliasing, l'ingresso di un ADC deve essere [[Filtro passa basso|filtrato (low-pass)]] per rimuovere le frequenze superiori a quelle di campionamento. Questo filtro è chiamato ''[[Antialiasing|anti-aliasing]]'' ed è essenziale in un sistema ADC.

Riga 48 ⟶ 49:

== Dither ==

[[File:Esempio di signal dithering.png|thumb|Dithering di un segnale costante]]

Il [[dithering]] consiste nell'introdurre artificialmente del rumore nel segnale di ingresso al fine di migliorare la qualità di conversione superando la limitazione di una risoluzione finita. Anche se può sembrare assurdo che del rumore possa migliorare la qualità si può mostrare come questo sia vero con un semplice esempio numerico.

Supponiamo che il segnale di ingresso sia sempre pari e costante al valore di 0,34 Voltvolt e che il nostro convertitore abbia una risoluzione di 0,1 volt. In assenza di rumore il segnale sarà campionato e approssimato come una sequenza di valori pari a 0,3 V, il livello più vicino del quantizzatore. Se invece sommiamo del [[rumore bianco]], cioè un segnale con valore medio nullo, con una varianza pari a 0,1 V (pari alla risoluzione del convertitore, 1LSB) avremo che il segnale oscillerà ora tra 0,24 V e 0,44 V con il risultato che i campioni avranno i valori di 0,2, 0,3 o 0,4 Voltvolt. Per le proprietà statistiche del rumore, il valorvalore medio dei campioni, invece di 0,3 volt, sarà di 0,34 V: in pratica il rumore ha annullato l'errore medio.

Osservando la figura, è chiaro come l'errore in assenza di dither si sommi nel tempo essendo le due linee spesse parallele mentre la linea sottile, oscillando attorno al valore esatto, lo approssima in valor medio sempre di più al passare del tempo.

== Strutture ADC ==

In elettronica ci sono cinque modi comuni di implementare un ADC:

* Un '''ADC a conversione diretta''' (''([[Flash ADC]])'') ha un comparatore per ognuno dei livelli di voltaggio riconosciuti dal quantizzatore. Un ADC flash ad 8-bit avrà 2^⁸-1 (= 256-1) = 255 comparatori. Il segnale di ingresso arriva a tutti i comparatori. Porteranno in uscita un valore di saturazione positivo tutti quelli in cui la tensione del segnale di ingresso è maggiore di quella di soglia per quel determinato bit. Attraverso un [[Encoder (elettronica)|priority encoder]] solo il maggiore di essi attiverà la propria uscita, quello del livello corrispondente. I convertitori flash sono i più veloci in assoluto e sono usati per campionare segnali in alta frequenza, fino a diversi [[Giga (prefisso)|G]]Hz. Poiché il numero di comparatori necessari cresce esponenzialmente con il numero dei bit richiesti, i convertitori flash raramente hanno più di 8 bit di risoluzione.

* Un '''[[ADC ad approssimazioni successive]]''' (''(SAR - Successive Approximation Register)'') usa un comparatore e un [[convertitore digitale-analogico]], ad ogni passaggio l'ADC prova a impostare un bit, partendo dal [[Ordine dei bit|MSB]] (Most Significant Bit, bit con peso maggiore) e usando il DAC confronta il segnale campionato con il segnale di ingresso in feedback. Questo convertitore individua un bit ad ogni iterazione in una sorta di ricerca binaria e la risoluzione è limitata solo dalle esigenze di sample-rate e dal rumore in ingresso.

* Un '''ADC ad inseguimento''' (''(a codifica-delta)'') ha un contatore up-down collegato ad un DAC. Un comparatore confronta il segnale di uscita del DAC con il segnale di ingresso e interrompe il conteggio quando i valori sono abbastanza vicini tra loro. Quando questo succede il contatore contiene il livello quantizzato del segnale. Questi convertitori sono usati spesso per leggere grandezze fisiche che non variano con elevata velocità ma che devono essere lette con molta precisione.

* Un '''ADC a doppia rampa''' (''(Dual Slope)'', (o ad integrazione) produce un segnale a dente di sega che sale, per poi cadere velocemente a zero. Il segnale di ingresso viene integrato facendo salire la rampa mentre un contatore segna il tempo. Quando la rampa raggiunge un livello noto il conteggio termina e indica il valore quantizzato del segnale. Questo tipo di ADC è sensibile alla temperatura poiché può alterare il clock usato per segnare il tempo o alterare il voltaggio di riferimento per la rampa e deve essere ricalibrato spesso.

* Un '''[[ADC a pipeline]]''' (noto anche come '''subranging quantizer''') è simile al ADC ad approssimazioni successive ma invece di individuare un bit alla volta individua un blocco di bit; in un primo passo avviene una conversione grezza del segnale che viene poi riconvertito da un DAC; quindi si quantizza la differenza tra il segnale originario e quello campionato, eventualmente si può procedere a quantizzazioni sempre più fini con passi successivi. Se ad esempio supponiamo di avere un quantizzatore a 4-bit che operi con un range di [0÷2,56 V] (quindi con una risoluzione di 0,16 V) e un altro quantizzatore a 4-bit che operi però tra [0 V ÷ 0,16 V] con una risoluzione di 0,01 V. Dopo aver quantizzato il segnale di ingresso con il primo quantizzatore la differenza tra il segnale quantizzato e quello di ingresso sarà al massimo quello della risoluzione, e può essere letto dal secondo quantizzatore. Se il segnale di ingresso era pari a 2.50 V, il primo campionatore identificherà il livello 15 (1111 in binario), che corrisponde ad un valore di 2,40 V, la differenza di 0,1 V viene quantizzata dal secondo con il livello 10 (1010 in binario); unendo i codici si ottiene {{tutto attaccato|1111 1010}} ossia un valore a 8 bit.

== Difetti del convertitore analogico-digitale ==

I convertitori AD presentano alcuni errori, il primo fra tutti è legato al processo di [[campionamento (teoria dei segnali)|campionamento]] e di [[quantizzazione (elettronica)|quantizzazione]]. Esso infatti prevede la discretizzazione ad un valore ben noto, di tuttotutti i campioni che ricadono in un intervallo di tensione, detto quanto.

Supponendo una dinamica di ingresso di valore S su un convertitore ad n bit, il quanto ha valore:

:<math>\Delta s = \frac{s}{2^n}</math>

Per ridurre gli errori, la discretizzazione viene effettuata considerando ogni campione come valore centrale avendo così un errore massimo del valore del quanto. Si definisce quindi l'errore di quantizzazione pari alla metà del quanto:

:<math>\Delta s = \frac{1}{2} \cdot \frac{s}{2^n}=\frac{s}{2^{n+1}}</math>

Altri errori classici nei convertitori AD sono:

* Errore di non linearità assoluta

Riga 78 ⟶ 80:

== Tipi di convertitori analogico-digitali ==

I convertitori analogico-digitali si dividono in<ref>[http://www.oocities.org/drmarzi/labview/convad.htm Il convertitore analogico-digitale]</ref>:

* veloci

* lenti (ma più precisi)

Esistono, tra l'altro, vari tipi di convertitori analogico-digitali adatti ciascuno per uno scopo<ref>[http://it.emcelettronica.com/adc-convertitore-analogico-digitale-top ADC (convertitore analogico digitale) TOP]</ref>:

* a 11&nbsp;kHz per la registrazione della voce umana;

* a 22&nbsp;kHz per la registrazione su nastro;

* a 44&nbsp;kHz per la registrazione su cdCD

Fino alla frequenza di campionamento di 200 &nbsp;kHz è possibile utilizzare i convertitore[[Modulazione Sigma-Delta|convertitori Sigma-Delta]] che garantiscono la massima precisione e filtri anti-aliasing integrati, per frequenze tra 200kHz200&nbsp;kHz e 10MHz10&nbsp;MHz, invece, si utilizzano normalmente i convertitori[[ADC SAR.ad Questiapprossimazioni successive|convertitori sonoSAR]] in grado di ricostruire con fedeltà i segnali non naturali (come onde quadre - PWM) ma che richiedono particolare attenzione per la riduzione del fenomeno dell'[[aliasing]].<ref>{{Cita web|url=https://dewesoft.com/it/daq/convertitore-adc-guida-completa|titolo=Cosa è un Convertitore ADC [Guida Completa]|sito=dewesoft.com|accesso=2020-04-19}}</ref>

A seconda dell'applicazione è importante impostare la giusta frequenza di acquisizione per misurare tutte le componenti dinamiche del fenomeno fisico:

*a 11&nbsp;kHz per la registrazione della voce umana;

*a 22&nbsp;kHz per la registrazione su nastro;

*a 44&nbsp;kHz per la registrazione su cd

*a 200 kHz in sistemi di acquisizione moderni per la maggior parte dei fenomeni vibroacustici

*a 1-10 MHz in sistemi di acquisizione moderni per misure di segnali elettrici non sinusoidali (ad esempio PWM)

Fino alla frequenza di campionamento di 200 kHz è possibile utilizzare i convertitore Sigma-Delta che garantiscono la massima precisione e filtri anti-aliasing integrati, per frequenze tra 200kHz e 10MHz, invece, si utilizzano normalmente i convertitori SAR. Questi convertitori sono in grado di ricostruire con fedeltà i segnali non naturali (come onde quadre - PWM) ma richiedono particolare attenzione per la riduzione del fenomeno dell'[[aliasing]].<ref>{{Cita web|url=https://dewesoft.com/it/daq/convertitore-adc-guida-completa|titolo=Cosa è un Convertitore ADC [Guida Completa]|sito=dewesoft.com|accesso=2020-04-19}}</ref>

== Note ==

Riga 108 ⟶ 105:

* {{cita web|http://www.atmel.com/dyn/resources/prod_documents/doc8003.pdf|Nota applicativa sul miglioramento della conversione mediante ''dithering''}}

* {{cita web|https://www.silabs.com/Support%20Documents/TechnicalDocs/an118.pdf|Migliorare la risoluzione di un sistema di conversione AD tramite la tecnica di sovracampionamento e media}}

* {{cita web | 1 = http://www.analog.com/static/imported-files/tutorials/MT-003.pdf | 2 = Descrizione dei principali parametri che quantificano la bontà di un sistema di conversione AD (SINAD, ENOB, SNR, THD, THD + N, SFDR) | accesso = 29 ottobre 2009 | dataarchivio = 25 febbraio 2013 | urlarchivio = https://web.archive.org/web/20130225165934/http://www.analog.com/static/imported-files/tutorials/MT-003.pdf | urlmorto = sì }}

{{Controllo di autorità}}

{{portale|elettronica}}