Sandy Bridge: differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
Sandy bridge sono i processori di seconda generazione (esempio i5-2500 etc) non di decima che infatti è giustamente segnato alla pagina: https://it.wikipedia.org/wiki/Ice_Lake |
|||
| (12 versioni intermedie di 11 utenti non mostrate) | |||
Riga 1:
{{
'''Sandy Bridge''' (precedentemente conosciuta come '''Gesher''') è il nome in codice dell'architettura [[x86]] di
Questa architettura ha debuttato il 9 gennaio [[2011]].
Il nome "Gesher" venne abbandonato il 17 aprile [[2007]] perché si trattava del nome di un partito politico [[israele|israeliano]]; questa nuova architettura infatti, al pari di quanto avvenuto per l'architettura di ottava generazione arrivata sul mercato a metà [[2006]] e conosciuta come [[Intel Core Microarchitecture]], è in sviluppo presso il centro Intel situato ad [[Haifa]] in [[Israele]], a differenza di quanto avvenuto per le architetture di nona e undicesima generazione, rispettivamente [[Nehalem (hardware)|Nehalem]] e [[Haswell (hardware)|Haswell]], sviluppate presso il centro Intel situato a [[Hillsboro (Oregon)|Hillsboro]] in [[Oregon]], negli [[Stati Uniti d'America|Stati Uniti]].
== Caratteristiche tecniche ==
[[File:Sandy Bridge (architettura).svg|thumb|Schema della struttura dell'architettura Sandy Bridge.]]
Sandy Bridge prevede processori realizzati mediante processo produttivo a 32
Inizialmente si era parlato anche di una cache L2 di 512 KB e una L3 di 2-3 MB per ogni core (da 33 cicli), per un totale quindi di ben 24 MB di cache L3 per un processore a 8 core. Successivamente si è saputo però che l'approccio della cache rimarrà molto simile a quello dell'architettura Nehalem, e quindi le L1 e L2 saranno ad accesso esclusivo per ciascun core, mentre quella L3 sarà una sola condivisa e allocata dinamicamente tra tutti i core, in maniera quindi differente da come avveniva per la L2 nell'architettura "Core" dei [[Core 2 Duo]] dove essa era unica per ogni coppia di core, ma analogamente a quanto avviene nell'architettura che sta precedendo Sandy Bridge, la già citata Nehalem. In effetti così come Nehalem si ispirava alla precedente "Core" migliorandone diversi aspetti, così anche Sandy Bridge riprenderà diverse scelte architetturali introdotte con Nehalem affinate grazie ai progressi tecnologici, ma necessita di un nuovo tipo di [[socket (hardware)|socket]] (LGA 1155)<ref name="nota2">
Per la variante a 4 core la cache L3 è di 6 o 8 MB condivisi tra tutti i core, ma la sua velocità dovrebbe aumentare fino a raggiungere un tempo di lettura di soli 25 cicli di clock contro i 33 originariamente annunciati.
Riga 19:
Ancora una volta (come del resto già avvenuto per le precedenti architetture "Core" e Nehalem), l'obiettivo principale è il contenimento dei consumi o meglio l'efficienza generale dell'intera architettura: le prestazioni sono incrementate senza per questo ricorrere a core di dimensioni maggiori rispetto a quelli dei processori precedenti, e inoltre una modalità denominata "''Dynamic Turbo''" consente alla [[CPU]] di eccedere il valore massimo previsto di fabbrica nel momento in cui il resto del sistema si trovi in uno stato particolarmente "fresco"; in tale modalità il [[clock]] viene aumentato con picchi pari al 37% per circa un minuto e mediamente con valori del 20% per tempi anche più lunghi. Tale funzionalità ricorda per molti versi la tecnologia [[Intel Turbo Mode]] introdotta nei processori basati Nehalem.
Al momento è previsto che tra i vari modelli il clock di base possa variare da 1,8
È da sottolineare come alcune caratteristiche tecniche previste per Sandy Bridge siano simili a quelle pensate per il progetto [[Keifer]], un processore annunciato nel corso del [[2006]] da Intel e che sarebbe dovuto diventare una CPU da ben 32 core nel [[2010]]. Probabilmente il progetto in questione è stato sospeso ma alcune idee progettuali sono poi confluite nella nuova architettura, tra queste si possono ricordare un nuovo tipo di "Ring BUS" da 256 bit che dovrebbe interconnettere tra loro i core.
=== Comparto grafico integrato ===
Per quanto riguarda la presenza del comparto grafico integrato, che è stato introdotto per la prima volta in una CPU Intel grazie ai core [[Clarkdale (microprocessore)|Clarkdale]] e [[Arrandale]] (rispettivamente per il settore desktop e mobile) basati però sulla precedente architettura Nehalem (anzi sulla sua evoluzione a 32
Una caratteristica innovativa dei processori dotati di comparto grafico, ma basati su Sandy Bridge, risiederà nelle modalità di integrazione di tale modulo aggiuntivo; a differenza di quanto previsto dall'architettura precedente, esso sarà integrato nello stesso [[die (elettronica)|die]] del processore<ref name="nota1" /> e non in un die esterno montato sullo stesso [[package (elettronica)|package]], e inoltre esso sarà direttamente collegato alla cache L3 che quindi sarà condivisa non solo tra i core ma anche con il comparto grafico. Per questo motivo quindi si può dire che tutti i processori basati sull'architettura Sandy Bridge saranno realizzati mediante un approccio a [[
Inizialmente non erano previste versioni [[dual core]] di processori Sandy Bridge e si è quindi ipotizzato che per la prima volta il comparto grafico potesse venire integrato nei processori a 4 core, ma successivamente, nel corso del [[2010]] Intel parlando dei consumi delle future soluzioni ha citato anche versioni dual core<ref name="nota3">
Per fare un confronto con le soluzioni precedenti, si può ricordare come le CPU dual core con grafica integrata, basate sulla precedente architettura Westmere e conosciute mediante il nome in codice Clarkdale, consumano 73 W, mentre le versioni a 4 core senza comparto grafico conosciute come Lynnfield arrivano a 95 W.
Riga 38:
Per il momento è previsto semplicemente che la versione MP per sistemi [[multiprocessore]] venga rilasciata nei primi mesi del [[2011]] insieme a quella DP, che dovrebbe però essere a 6 core.
A luglio [[2009]] è stato annunciato che il [[tape-out]]<ref name="nota1">
* Superficie di 225
* 4 core
* 256 KB di cache L2 per ciascun core
* 8 MB di cache L3 condivisa tra tutti i core
* Controller di memoria RAM [[dual channel]] DDR3-1600 per una banda passante di 25,6 GB/s
* Comparto grafico funzionante tra 1
* Logica di [[I/O]]
* BUS [[Direct Media Interface]] (DMI) in luogo di QPI
* Consumo di 65 - 95 W
* Clock di 3
In un secondo tempo arriveranno anche le versioni mobile che saranno alla base della nuova piattaforma [[Huron River]], erede delle ormai storiche [[Centrino]] e [[Centrino 2]], e che promettono prestazioni superiori del 20% rispetto alla precedente [[Calpella]] basata sull'architettura Nehalem e una dimensione della CPU ridotta del 22%, grazie anche all'integrazione in un unico die delle 2 componenti CPU e GPU.
Riga 60:
Per limitare gli imprevisti delle innovazioni tecnologiche necessarie al rinnovamento generazionale dei propri processori, a partire dagli inizi del [[2006]] Intel ha iniziato a seguire una strategia denominata "[[Intel Tick-Tock|Tick-Tock]]": prima viene introdotta una nuova tecnologia produttiva sulla base di un'architettura già collaudata (la fase "''Tick''") e in seguito, quando tale tecnologia è in grado di fornire [[resa produttiva|rese]] elevate, la si adotta per produrre una nuova architettura (la fase "''Tock''").
I primi esponenti di questa nuova filosofia di progetto, furono i processori [[Pentium D]] [[Presler]] (che avevano praticamente la stessa architettura dei precedenti [[Smithfield (informatica)|Smithfield]]) con cui venne introdotto il processo produttivo a [[65 nm]] (fase "''Tick''"). Dopo aver collaudato la nuova tecnologia costruttiva con queste CPU, Intel passò alla nuova architettura [[Intel Core Microarchitecture|Core]] dei [[Core 2 Duo]], prodotta sempre a 65
In maniera analoga, tra la fine del [[2007]] e l'inizio del [[2008]], Intel presentò i processori [[Penryn (computer)|Penryn]] e [[Wolfdale]] che erano in sostanza dei [[die-shrink]] del Core 2 Duo, a 45
Seguendo il medesimo principio, Sandy Bridge è stata poi seguita dal die-shrink a [[22 nm]] [[Ivy Bridge]] nel [[2012]] (fase "Tick"), che ha quindi mantenuto la stessa architettura ma ha introdotto un nuovo processo produttivo. Nel [[2013]] arriverà anche la nuova architettura [[Haswell (hardware)|Haswell]] (fase "''Tock''"), il cui die-shrink a [[14 nm]] prenderà il nome di [[Broadwell (hardware)|Broadwell]] (fase "Tick"); quest'ultimo verrà poi seguito negli anni seguenti dall'architettura [[Skylake]] (fase "''Tock''") e dalla sua ri-scalatura [[Skymont|Ice Lake]] (fase "Tick").
Questa metodologia di sviluppo, nelle intenzioni di Intel, minimizza i rischi propri dell'adozione di una nuova tecnologia produttiva con un'architettura a sua volta completamente nuova, consentendo ai progettisti di concentrarsi, ad anni alterni, sulla risoluzione di una sola classe di problemi.
{{Vedi anche|Intel Tick-Tock}}
== Altre architetture parallele in sviluppo ==
Non si hanno ancora informazioni su future architetture x86 in sviluppo da parte di Intel, successive a Sandy Bridge. Si sa invece che l'architettura x86 non è l'unica in sviluppo presso i laboratori del produttore
== Il successore ==
Riga 78 ⟶ 77:
== Roadmap ==
{{Roadmap processori Intel}}
== Note ==
Riga 85 ⟶ 84:
== Voci correlate ==
* [[Microprocessori Intel|Elenco dei processori Intel]]
* [https://www.hardwarezone.it/recensione-sandy-bridge-le-nuove-cpu-intel-analisi-prestazioni-16330 Recensione: Sandy Bridge – le nuove CPU Intel – Analisi Prestazioni] ''su hardwarezone.it''
==Altri progetti==
{{interprogetto}}
{{Portale|informatica}}
[[Categoria:
| |||