Non-Uniform Memory Access: differenze tra le versioni

Versione delle 04:37, 25 lug 2006

Versione attuale delle 12:31, 29 dic 2024

(65 versioni intermedie di 44 utenti non mostrate)

Riga 1:

'''Non-Uniform Memory Access''' o '''Non-Uniform Memory Architecture''' ('''NUMA''') è un'architettura di memoria sviluppata per i sistemi [[multiprocessore simmetrico|multiprocessore]] dove i tempi di accesso dipendono dalla posizione della memoria rispetto al processore. Nelle architetture NUMA un processore può accedere rapidamente alla propria memoria locale, più lentamente alle memorie degli altri processori o alla memoria condivisa.

L'architettura NUMA è il logico passo successivo delle architetture [[Multiprocessore simmetrico|SMP]]. QuestaUno dei primi sistemi con questo tipologia di architettura fu sviluppatal'[[Sistema inizialmentemultiprocessore simmetrico|XPS100]] della Honeywell Information Systems [[Italia]] negli anni 80 e fu poi anche sviluppata da [[Sequent Computer Systems|Sequent]] e [[Data General]] durante gli [[anni 1990|anni 90novanta]]. Queste tecnologie vennero in seguito adottataadottate da [[OpenVMS|VMS]] e da molti sistemi [[Unix]] e , parzialmente anche nell'architettura di [[Windows NT]] eServer deidopo la ver. 5.6 e successivi.

== Concetti basilari ==

Le moderne [[CPU]] sono molto più veloci delle memorie a cui accedono. All'inizio degli [[anni 1970|anni 70settanta]] quando iniziarono a diffondersi i primi [[supercomputer]] le memorie erano molto più veloci dei processori e quindi problemi di accesso alla memoria non si ponevonoponevano. Con il rapido incremento della frequenza di funzionamento delle CPU i tempi di accesso alla memoria divennero un problema sempre più impellente fino a diventare uno dei principali problemi delle attuali generazioni di processori. Molti sistemi sviluppati alla fine degli anni 80 e 90 si concentravano sull'ottenere sistemi di accesso alla memoria molto veloci piuttosto che unità di calcolo veloci dato che l'obiettivo dei sistemi era quello di poter trattare elevate quantità di dati.

La chiave per ottenere elevate prestazioni con i moderni supercomputer eè quello di limitare l'accesso alla memoria a una limitata quantità di memoria molto veloce. Per realizzare questo vengono utilizzate [[CPU cache|cache]] di dimensioni sempre crescente all'interno dei processori che mantengono i dati utilizzati di frequente. Queste cache vengono aggiornate con algoritmi sempre più avanzati al fine di mantenere solo le informazioni utilizzate effettivamente di frequente. Questi metodi non sono in grado di compensare completamente il continuo aumento di memoria e di dimensione dei programmi e sistemi operativi che riducono le prestazioni delle cache. Nei sistemi multiprocessore questo diventa ancora più evidente dato che solo un processore può accedere alla memoria mentre gli altri processori se devono accedere alla memoria sono costretti ad attendere il loro turno.

L'architettura NUMA cerca di porre rimedio a questo problema fornendo a ogni processore una piccola zona di memoria ad accesso esclusivo e veloce in modo da evitare la creazione di colli di bottiglia. Nel caso di applicazioni che richiedono la condivisione di dati come nel caso di [[server]] e simili l'architettura NUMA migliora le prestazioni se si suddivide la memoria centrale in diversi banchi e si assegna ad ogni banco un numero ridotto di processori.

Naturalmente i dati non sono realmente separati nelle memorie dei singoli processori e se dei dati devono essere elaborati da più processori questo è possibile. In questo caso l'architettura NUMA prevede che il software o dei dispositivi hardware provvedano a spostare i dati da un banco a un altro. Questa copia dei dati rallenta i processori e quindi l'efficienza delle architetturaarchitetture NUMA dipende molto dai compiti svolti dal sistema.

== Coerenza delle cache e NUMA (ccNUMA) ==

{{vedi anche|Coerenza della cache#Directory-based - Message-passing}}

Oramai qualsiasi processore è dotato di una piccola zona di memoria molto veloce ad accesso esclusivo chiamata cache. Queste cache migliorano le prestazioni del sistema perché sfruttano il [[principio di località]] dei programmi ma la loro gestione introduce un notevole carico di lavoro aggiuntivo all'architettura NUMA.

Oramai qualsiasi processore è dotato di una piccola zona di memoria molto veloce e ad accesso esclusivo chiamata [[cache memory|cache]]. Queste cachememorie migliorano notevolmente le prestazioni del sistema perché sfruttano il [[Principio di località (informatica)|principio di località]] dei programmi, ma la loro gestione introduce un notevole carico di lavoro aggiuntivo all'architettura NUMA.

Sebbene semplice da progettare un'architettura NUMA senza cache non viene normalmente implementata date le scarse prestazioni del sistema. Un architettura NUMA che non mantenga le cache coerenti sarebbe anch'essa semplice da progettare ma la sua programmazione sarebbe praticamente impossibile. Quindi tutte le architetture NUMA hanno al loro interno dei meccanismi hardware che provvedono a gestire la coerenza delle cache, queste architetture sono chiamate '''ccNUMA'''.

Sebbene semplice da progettare, un'architettura NUMA senza cache non viene normalmente implementata, date le scarse prestazioni del sistema. Un 'architettura NUMA che non mantenga le cache coerenti sarebbe anch'essa semplice da progettare ma la sua programmazione sarebbe praticamente impossibile. Quindi tutte le architetture NUMA hanno al loro interno dei meccanismi hardware che provvedono a gestire la coerenza delle cache,; queste architetture sono chiamate '''ccNUMA'''.

Questi sistemi normalmente utilizzano comunicazioni interprocesso tra i gestori delle cache che tengono traccia del fatto che più processori abbiano copie della stessa zona di memoria e questi provvenodo a invalidare le cache se uno dei processori modifica una di queste zone di memoria controllate.

Questi sistemi normalmente utilizzano comunicazioni interprocesso tra i gestori delle cache che tengono traccia del fatto che più processori abbiano copie della stessa zona di memoria e questi provvenodoprovvedono a invalidare le cache se uno dei processori modifica una di queste zone di memoria controllate.

Per questa ragione le architetture NUMA forniscono delle prestazioni scarse se i processori accedono alle stesse zone di memoria in rapida successione.

I [[sistema operativo|sistemi operativi]] che sopportano le architetture NUMA cercano di ridurre il problema allocando i processi in modo da sfruttare la divisione dell'architettura e fornendo algoritmi di gestione e di bloccaggio della memoria in modo da ridurre gli accessi contemporanei alla stessa zona di memoria.

== NUMA e cluster ==

L'architettura NUMA può essere vista come una versione ridotta di [[computer cluster|cluster di computer]]. L'aggiunta della [[paginazione]] della [[memoria virtuale]] a un sistema a cluster permette di emulare un'architettura NUMA anche se questa non esiste in hardware. Tuttavia questa soluzione è molto più lenta infatti: la [[Comunicazione tra processi|comunicazione interprocesso]] in un'architettura NUMA software è diversi ordini di grandezza più lenta di una comunicazione interprocesso in un'architettura NUMA hardware.

==Vedi ancheBibliografia ==

* {{cita libro|autore=[[Andrew Stuart Tanenbaum]]|titolo=Architettura dei calcolatori. Un approccio strutturale|editore=Pearson Education|città=Milano|anno=2006|url=http://books.google.it/books?id=hK8lJ4BPOYcC|pp=581-589|capitolo=Multiprocessori NUMA|isbn=978-88-7192-271-3|cid=adc}}

* [[Cluster computing]]

* [[Multiprocessore simmetrico]] (SMP)

== Voci correlate ==

* [[en:Non-Uniform Memory Access]]

* [[Computer cluster]]

* [[MultiprocessoreSistema multiprocessore simmetrico]] (SMP)

* [[Supercomputer]]

* [[Silicon Graphics|SGI]]

== Altri progetti ==

{{Interprogetto|preposizione=sulla}}

== Collegamenti esterni ==

* {{FOLDOC}}

* {{en}}cita [web|http://lse.sourceforge.net/numa/faq/ |NUMA FAQ]|lingua=en}}

* {{en}} [http://cne.gmu.edu/modules/dsm/yellow/page_dsm.html Page-based distributed shared memory]

* {{cita web|1=http://cne.gmu.edu/modules/dsm/yellow/page_dsm.html|2=Page-based distributed shared memory|lingua=en|accesso=5 gennaio 2006|urlarchivio=https://web.archive.org/web/20051214085335/http://cne.gmu.edu/modules/dsm/yellow/page_dsm.html|dataarchivio=14 dicembre 2005|urlmorto=sì}}

* {{en}} [http://web.archive.org/web/20050210025950/www.linuxgazette.com/node/8843 NUMA article at the Linux Gazette (stored at archive.org)]

* {{cita web|1=http://www.linuxgazette.com/node/8843|2=NUMA article at the Linux Gazette (stored at archive.org)|lingua=en|accesso=3 maggio 2019|dataarchivio=10 febbraio 2005|urlarchivio=https://web.archive.org/web/20050210025950/http://www.linuxgazette.com/node/8843|urlmorto=sì}}

{{Portale|informatica}}

[[Categoria:MemorieGestione informatichedella memoria]]

[[Categoria:Supercomputer]]

[[Categoria:Calcolo parallelo]]

[[de:NUMA]]

[[en:Non-Uniform Memory Access]]

[[es:NUMA]]

[[fr:NUMA]]

[[ja:NUMA]]

[[nl:NUMA (computersysteem)]]

[[pl:Non-Uniform Memory Access]]

[[uk:NUMA]]

[[zh:非均匀访存模型]]