Performance Optimization With Enhanced RISC: differenze tra le versioni

Versione delle 02:34, 13 gen 2025

Versione attuale delle 14:54, 14 mar 2025

(Una versione intermedia di un altro utente non mostrate)

Riga 33:

=== POWER2 ===

Nel 1993 IBM visto il successo dell'originale RIOS/POWER1 svilupposviluppò il processore [[POWER2]]. Vi aggiunse una seconda unità in virgola mobile e una seconda unità per i numeri interi. Nuove istruzioni vennero inserite nel set di istruzioni:

* Istruzioni di memorizzazione di Quad-word. Le istruzioni quad-word copiano due dati in doppia precisione adiacenti in due registri in virgola mobile.

* Istruzioni di radice quadrata in hardware

Riga 41:

=== Amazon ===

Nel 1990 il team di sviluppo IBM dell'[[IBM System i|AS/400 ora System i]] progettò un set di istruzioni RISC per rimpiazzare le istruzioni CISC degli esistenti AS/400. Il progetto originale era una variante del set di istruzioni ''IMPI'' esteso a 64 bit con l'aggiunta di istruzioni RISC per accelerare le applicazioni commerciali che avrebbero fatto uso dei computer AS/400. IBM spinse per l'utilizzo dei processori PowerPC, ma il team di sviluppo argomentò che il processore non disponeva di un adeguato set di istruzioni per le applicazioni commerciali. Un'estensione per il PowerPC chiamata ''Amazon'' venne sviluppata per il progetto.

In quel periodo il team di sviluppo dell'RS/6000 era contrario all'utilizzo dei PowerPC per le macchine ad alte prestazioni dato che il team riteneva importanti le istruzioni presenti nel POWER2 che il progetto PowerPC aveva rimosso. Amazon venne esteso per includere anche le istruzioni richieste dal team dell'RS/6000.

Il progetto del primo processore basato sul set Amazon fu chiamato ''Belatrix'' (il nome di una delle stelle della costellazione di Orione chiamata anche ''la stella dell'amazzone''). Belatrix era molto ambizioso come progetto e infine venne completato. IBM Austin (la sede dove fu sviluppato l'RS/6000) svilupposviluppò un processore PowerPC a 64 bit con le estensioni del POWER2 che chiamò POWER3. IBM Rochester (la sede dove fu sviluppato l'AS/400) avviò lo sviluppo del primo processore PowerPC a 64 bit ad alte prestazioni con estensioni AS/400 mentre IBM Endicott avviò lo sviluppo della versione di fascia bassa a singolo chip del processore PowerPC con estensioni AS/400.

''Muskie'' la versione di fascia alta multi-chip del processore PowerPC con estensioni AS/400 e ''Cobra'', la versione singolo chip PowerPC con estensioni AS/400 vennero presentati nel 1995.

Riga 128:

* {{Cita pubblicazione|autore=John Cocke and Victoria Markstein|anno=1990|titolo=The evolution of RISC technology at IBM|rivista=IBM Journal of Research and Development|volume=34|numero=1|pp=4-11|url=https://www.research.ibm.com/journal/rd/341/ibmrd3401C.pdf|lingua=en|accesso=3 maggio 2019|urlarchivio=https://web.archive.org/web/20090319104659/http://www.research.ibm.com/journal/rd/341/ibmrd3401C.pdf|dataarchivio=19 marzo 2009|urlmorto=sì}}

* {{en}} Anderson, S.; Bell, R.; Hague, J.; et al. [https://web.archive.org/web/20120321210049/http://www.redbooks.ibm.com/pubs/pdfs/redbooks/sg245155.pdf RS/6000 Scientific and Technical Computing: POWER3 Introduction and Tuning Guide]

* {{Cita libro | autore=Soltis, Frank G. | titolo=Inside the AS/400: Featuring the AS/400e Series, 2nd Edition | url=https://archive.org/details/insideas400featu0000solt | pp=[https://archive.org/details/insideas400featu0000solt/page/n52 13]-48 | editore=29th Street Press | anno=1997 | isbn=1-882419-66-9 | lingua=en }}

* {{en}} [https://www.ibm.com/servers/eserver/pseries/hardware/whitepapers/power/ppc_arch.html PowerPC Architecture], an IBM article giving POWER and PowerPC history

* {{en}} [https://www.ibm.com/servers/eserver/pseries/hardware/whitepapers/power/ppc_601.html PowerPC 601 Microprocessor], an IBM white paper on the 601.