High Bandwidth Memory: differenze tra le versioni

Versione delle 11:09, 14 dic 2023

Versione attuale delle 14:38, 25 giu 2025

(2 versioni intermedie di 2 utenti non mostrate)

Riga 1:

[[File:High Bandwidth Memory schematic.svg|thumb|upright=2.0|Vista di taglio di una scheda grafica che usa la '''High Bandwidth Memory''']]

'''High Bandwidth Memory''' (in italiano traducibile come: ''Memoria a grande ampiezza di banda'') o in sigla '''HBM''' è un tipo di interfaccia di memoria [[RAM]] (Memoria ad accesso casuale) per memorie [[DRAM]] con [[circuito integrato|circuiti integrati]] 3D

di [[Advanced Micro Devices|AMD]] e [[SK Hynix|Hynix]].

Viene usata insieme agli acceleratori grafici ad alte prestazioni e nei dispositivi di rete<ref>[http://isscc.org/doc/2014/2014_Trends.pdf ISSCC 2014 Trends] {{webarchive|url=https://web.archive.org/web/20150206093927/http://isscc.org/doc/2014/2014_Trends.pdf |data=2015-02-06 }} page 118 "High-Bandwidth DRAM"</ref>

Riga 8 ⟶ 9:

== Caratteristiche ==

Le memorie HBM hanno una larghezza di banda più elevata delle memorie [[DDR4]] o [[GDDR|GDDR5]], inoltre hanno un consumo energetico e un form factor minore<ref>{{Cita web|url=https://www.setphaserstostun.org/hc26/HC26-11-day1-epub/HC26.11-3-Technology-epub/HC26.11.310-HBM-Bandwidth-Kim-Hynix-Hot%20Chips%20HBM%202014%20v7.pdf|titolo=HBM: Memory Solution for Bandwidth-Hungry Processors|accesso=20 marzo 2019|urlarchivio=https://web.archive.org/web/20150424141343/http://www.setphaserstostun.org/hc26/HC26-11-day1-epub/HC26.11-3-Technology-epub/HC26.11.310-HBM-Bandwidth-Kim-Hynix-Hot%20Chips%20HBM%202014%20v7.pdf|dataarchivio=24 aprile 2015|urlmorto=sì}}</ref>. Tutto ciò è possibile impilando fino a 8 ''die'' di [[DRAM]] in verticale, tra cui un die di base opzionale con un controller di memoria.

Le memorie HBM hanno un bus molto più largo rispetto alle altre memorie: uno stack HBM con 4 die ha due canali a 128 bit per ogni die per un totale quindi di 8 canali con una larghezza totale di 1024 bit totali. Confrontando: una GPU con 4 stack HBM ha un bus di memoria con una larghezza di 4096 bit, mentre un bus di memoria GDDR con una larghezza di 32 bit con 16 canali ha quindi una larghezza totale di 512 bit.<ref>{{Cita web|url=http://www.cs.utah.edu/events/thememoryforum/mike.pdf|titolo=Highlights of the HighBandwidth Memory (HBM) Standard|cognome=O'Connor|nome=Mike|accesso=20 marzo 2019|dataarchivio=13 dicembre 2014|urlarchivio=https://web.archive.org/web/20141213005922/http://www.cs.utah.edu/events/thememoryforum/mike.pdf|urlmorto=sì}}</ref>

Riga 14 ⟶ 15:

Ogni package HBM è costituito da massimo 4 GB.

Il grande numero di connessioni alla memoria, nelrispetto caso dellealle DDR4 o GDDR5, richiedono un nuovo metodo di connessione tra la memoria HBM e la [[Scheda video|GPU]] (o un altro [[processore]]).<ref>{{Cita web|url=https://www.anandtech.com/show/9266/amd-hbm-deep-dive|titolo="AMD Dives Deep On High Bandwidth Memory - What Will HBM Bring to AMD?"}}</ref> Sia [[Advanced Micro Devices|AMD]] che [[NVIDIA|Nvidia]] utilizzano un interposer di silicio che connette la memoria al processore: il vantaggio dell'interposer è di ridurre la distanza fisica tra le due componenti.

== Evoluzione ==

Riga 25 ⟶ 26:

=== HBM 3 ===

La terza generazione è stata annunciata nel 2016 ed è prevista per il 2019-2020: ci si aspetta il raddoppio della banda sino a 512 GB/s, un dimezzamento dei consumi e l'aumento del numero massimo di ''die'' impilabili.<ref>{{Cita web|url=https://www.hwupgrade.it/news/memorie/hbm3-e-gddr6-queste-le-tecnologie-di-memorie-per-le-schede-video-del-futuro_64147.html|titolo=HBM3 e GDDR6: queste le tecnologie di memorie per le schede video del futuro}}</ref><ref>{{Cita web|url=https://pc-gaming.it/hbm3-gddr6-arrivano-le-prime-informazioni/|titolo=HBM3 e GDDR6 – Arrivano le prime Informazioni}}</ref>

== Note ==