PowerPC A2: differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
Recupero di 2 fonte/i e segnalazione di 0 link interrotto/i. #IABot (v2.0beta15) |
+portale |
||
| (3 versioni intermedie di 3 utenti non mostrate) | |||
Riga 4:
== Prodotti ==
=== PowerEN ===
Il '''PowerEN''' (Power Edge of Network) o "[[Wire speed|wire-speed]] processor", è stato progettato come un ibrido tra un normale [[network processor]], per lo [[Commutazione di pacchetto|switching]] ed il [[Instradamento|routing]] dei pacchetti di rete, e un tipico processore da [[server]], per la manipolazione dei dati. È stato presentato l'8 febbraio 2010 alla [[International Solid-State Circuits Conference|ISSCC 2010]].
Ogni chip ha 16 core A2 (64 thread totali), 8 MB di cache e una serie di componenti dedicati a compiti specifici, come gli acceleratori per l'eleborazione [[XML]], la [[crittografia]], la [[compressione dei dati]] e le [[espressioni regolari]]. Ha inoltre 4 porte 10 Gigabit [[Ethernet]] e 2 canali [[PCI Express|PCIe]]. Possono essere connessi fino a 4 processori in configurazione [[Multiprocessore simmetrico|SMP]] senza l'ausilio di altri chip di supporto. Il PowerEN è costituito da 1,43 miliardi di transistor su un [[Die (elettronica)|die]] di 428 mm², fabbricato con un processo a 45 nm.
Riga 12:
[[commutazione di contesto]] dei thread, una rete di [[interconnessione toroidale]] 5D e un I/O a 10 Gbit. Ogni core possiede inoltre una [[Floating Point Unit|FPU]] a 4 pipeline capace di elaborare 8 [[istruzioni per ciclo]] di clock, che può essere usata per eseguire normali operazioni scalari, istruzioni [[Single instruction multiple data|SIMD]] a 4 operandi o istruzioni SIMD a 2 operandi su numeri complessi.
I core sono collegati tramite un [[Sistema pentaconta|crossbar switch]], operante alla metà della velocità dei core, a una [[CPU cache|cache L2]] da 32 MB [[eDRAM]]. Un chip Blue Gene/Q ha due controller [[DDR3]] funzionanti a 1,33 GHz, capaci di supportare fino a 16 GB RAM.<ref>{{Cita web | titolo=US commissions beefy IBM supercomputer | editore=IDG News Service | autore=Joab Jackson | data=8 febbraio 2011 | url=http://www.itworld.com/hardware/136215/us-commissions-beefy-ibm-supercomputer | accesso=25 giugno 2012 | dataarchivio=10 novembre 2012 | urlarchivio=https://web.archive.org/web/20121110031746/http://www.itworld.com/hardware/136215/us-commissions-beefy-ibm-supercomputer | urlmorto=sì }}</ref><ref>{{Cita web | titolo=IBM’s BlueGene/Q Super Chip Grows 18th Core |
Il Blue Gene/Q utilizza 16 core per il calcolo e uno dedicato al funzionamento del [[sistema operativo]]. Quest'ultimo core si occupa degli [[interrupt]], dell'I/O asincrono, delle comunicazioni [[Message Passing Interface|MPI]], delle funzionalità [[Reliability, Availability and Serviceability|RAS]] e può essere utilizzato per il calcolo in caso di problemi ad uno degli altri 16 core. Il diciottesimo core è di scorta e utilizzato solo nel caso in cui uno degli altri risultasse difettoso in produzione o dovesse danneggiarsi durante il funzionamento.
Il chip è prodotto con il processo [[Silicon on insulator|SOI]] a 45 nm di IBM, ed è capace di fornire 205 [[Flops|GFlops]] a 1,6 GHz consumando 55 W. Il die ha dimensioni 19x19 mm (359.5 mm²) ed è formato da 1,47 miliardi di transistor.
Riga 25:
* {{cita web|1=http://www.power.org/events/2010_ISSCC/ISSCC_WSP_Paper_5_05r2.pdf|2=A Wire-Speed Power Processor: 2.3GHz 45nm SOI with 16 Cores and 64 Threads – White paper, IBM|lingua=en|accesso=25 giugno 2012|urlarchivio=https://web.archive.org/web/20120722085119/https://www.power.org/events/2010_ISSCC/ISSCC_WSP_Paper_5_05r2.pdf|dataarchivio=22 luglio 2012|urlmorto=sì}}
* {{cita web|https://www.theregister.co.uk/2010/02/09/ibm_wire_speed_processor/|IBM gives birth to 'wire-speed' processor - The Register|lingua=en}}
{{portale|informatica}}
[[Categoria:Microprocessori IBM]]
| |||