PowerPC A2: differenze tra le versioni

Versione delle 18:43, 28 giu 2012

Versione attuale delle 09:41, 9 lug 2025

(9 versioni intermedie di 8 utenti non mostrate)

Riga 1:

{{O|informatica|dicembre 2018}}

Il '''PowerPC A2''' è un [[Core (informatica)|core]] a [[64 bit]] [[Multithreading|multithread]] di [[architettura Power]] sviluppato da [[IBM]] che implementa le specifiche [[Architettura_PowerArchitettura Power#Power_ISA_vPower ISA v.2.06|Power ISA v.2.06]]. Le [[CPU]] che utilizzano questo core variano da 2,3 [[Hertz|GHz]] con 16 core dal consumo di 65 [[Watt|W]], a 1,4  GHz con 4 core dal consumo di 20 W. Ogni core A2 è capace di elaborare 4 [[Thread (informatica)|thread]] contemporaneamente, possiede una [[CPU cache|cache L1]] di 16 [[Byte|KB]] + 16 KB (istruzioni + dati) ed esegue le istruzioni [[Esecuzione in ordine|in ordine]].

== Prodotti ==

=== PowerEN ===

Il '''PowerEN''' (Power Edge of Network) o "[[Wire speed|wire-speed]] processor", è stato progettato come un ibrido tra un normale [[network processor]], per lo [[Commutazione di pacchetto|switching]] ed il [[Instradamento|routing]] dei pacchetti di rete, e un tipico processore da [[server]], per la manipolazione dei dati. È stato presentato l'8 febbraio 2010 alla [[International Solid-State Circuits Conference|ISSCC 2010]].

Ogni chip ha 16 core A2 (64 thread totali), 8 MB di cache e una serie di componenti dedicati a compiti specifici, come gli acceleratori per l'eleborazione [[XML]], la [[crittografia]], la [[compressione dei dati]] e le [[espressioni regolari]]. Ha inoltre 4 porte 10 Gigabit [[Ethernet]] e 2 canali [[PCI Express|PCIe]]. Possono essere connessi fino a 4 processori in configurazione [[Multiprocessore_simmetricoMultiprocessore simmetrico|SMP]] senza l'ausilio di altri chip di supporto. Il PowerEN è costituito da 1,43 miliardi di transistor su un [[Die_Die (elettronica)|die]] di 428  mm², fabbricato con un processo a 45  nm.

=== Blue Gene/Q ===

'''[[Blue Gene|Blue Gene/Q]]''' è una CPU a 18 core funzionante a 1,6  GHz, con speciali componenti per una rapida

[[commutazione di contesto]] dei thread, una rete di [[interconnessione toroidale]] 5D e un I/O a 10 Gbit. Ogni core possiede inoltre una [[Floating Point Unit|FPU]] a 4 pipeline capace di elaborare 8 [[istruzioni per ciclo]] di clock, che può essere usata per eseguire normali operazioni scalari, istruzioni [[Single instruction multiple data|SIMD]] a 4 operandi o istruzioni SIMD a 2 operandi su numeri complessi.

I core sono collegati tramite un [[Sistema pentaconta|crossbar switch]], operante alla metà della velocità dei core, a una [[CPU cache|cache L2]] da 32 MB [[eDRAM]]. Un chip Blue Gene/Q ha due controller [[DDR3]] funzionanti a 1,33 &nbsp;GHz, capaci di supportare fino a 16 GB RAM.<ref>{{citeCita web | titletitolo=US commissions beefy IBM supercomputer | publishereditore=IDG News Service | authorautore=Joab Jackson | datedata=08-02-8 febbraio 2011 | url=http://www.itworld.com/hardware/136215/us-commissions-beefy-ibm-supercomputer | accesso=25 giugno 2012 | dataarchivio=10 novembre 2012 | urlarchivio=https://web.archive.org/web/20121110031746/http://www.itworld.com/hardware/136215/us-commissions-beefy-ibm-supercomputer | urlmorto=sì }}</ref><ref>{{citeCita web | titletitolo=IBM’s BlueGene/Q Super Chip Grows 18th Core | publishersito=insideHPC.com | datedata=26-08- agosto 2011 | url=http://insidehpc.com/2011/08/26/ibms-bluegeneq-super-chip-grows-18th-core/}}</ref>

Il Blue Gene/Q utilizza 16 core per il calcolo e uno dedicato al funzionamento del [[sistema operativo]]. Quest'ultimo core si occupa degli [[interrupt]], dell'I/O asincrono, delle comunicazioni [[Message_Passing_InterfaceMessage Passing Interface|MPI]], delle funzionalità [[Reliability, Availability and Serviceability|RAS]] e può essere utilizzato per il calcolo in caso di problemi ad uno degli altri 16 core. Il diciottesimo core è di scorta e utilizzato solo nel caso in cui uno degli altri risultasse difettoso in produzione o dovesse danneggiarsi durante il funzionamento.

Il chip è prodotto con il processo [[Silicon on insulator|SOI]] a 45 &nbsp;nm di IBM, ed è capace di fornire 205 [[Flops|GFlops]] a 1,6 &nbsp;GHz consumando 55 W. Il die ha dimensioni 19x19 mm (359.5 &nbsp;mm²) ed è formato da 1,47 miliardi di transistor.

== Note ==

Riga 21 ⟶ 22:

== Collegamenti esterni ==

* {{en}}cita [web|1=http://www.power.org/events/2010_ISSCC/Wire_Speed_Presentation_5.5_-_Final4.pdf |2=A Wire-Speed Power Processor: 2.3GHz 45nm SOI with 16 Cores and 64 Threads – Presentation, IBM]|lingua=en|accesso=25 giugno 2012|urlarchivio=https://web.archive.org/web/20120722085040/https://www.power.org/events/2010_ISSCC/Wire_Speed_Presentation_5.5_-_Final4.pdf|dataarchivio=22 luglio 2012|urlmorto=sì}}

* {{en}}cita [web|1=http://www.power.org/events/2010_ISSCC/ISSCC_WSP_Paper_5_05r2.pdf |2=A Wire-Speed Power Processor: 2.3GHz 45nm SOI with 16 Cores and 64 Threads – White paper, IBM]|lingua=en|accesso=25 giugno 2012|urlarchivio=https://web.archive.org/web/20120722085119/https://www.power.org/events/2010_ISSCC/ISSCC_WSP_Paper_5_05r2.pdf|dataarchivio=22 luglio 2012|urlmorto=sì}}

* {{en}}cita [httpweb|https://www.theregister.co.uk/2010/02/09/ibm_wire_speed_processor/ |IBM gives birth to 'wire-speed' processor - The Register]|lingua=en}}

{{portale|informatica}}

[[Category:Microprocessori IBM]]

[[CategoryCategoria:Microprocessori IBM]]