Utente:Marcobombe/Sandbox: differenze tra le versioni

Versione delle 14:10, 11 ott 2009

Versione attuale delle 23:00, 7 nov 2013

(38 versioni intermedie di 2 utenti non mostrate)

Riga 1:

SERDES (SERializer/DESerializer) è un' interfaccia elettrica costituita da due di blocchi funzionali utilizzati in sistemi di comunicazione ad alta velocità con un numero limitato di input/output.

I suddetti blocchi convertono i dati da seriali a paralleli e viceversa in ambedue le direzioni.

Il termine SERDES à genericamente utilizzato in un gran numero di tecnologie e applicazioni, anche se tipicamente il mondo a cui ci si riferisce è quello delle telecomunicazioni.

== Funzionalità ==

Le funzionalità base di una interfaccia SERDES sono espletate da due blocchi funzionali:

# Convertitore Parallelo-Seriale ([[PISO]])

# Convertitore Seriale-Parallelo ([[SIPO]])

Inoltre esistono quattro tipi di architettura SERDES:

# Parallel clock SerDes

# Embedded clock SerDes

# 8b/10b SerDes

# Bit interleaved SerDes.

Il blocco [[PISO]] (Parallel Input, Serial Output) tipicamente è composto da in clock di ingresso, una serie di linee di input e del [[latch]] in uscita. Può, inoltre, utilizzare un [[PLL]] (Phase-locked loop) per moltiplicare il clock entrante fino al di sopra della frequenza della trasmissione seriale.

Nella sua forma più elementare il PISO è comosto da un registro a scorrimento ([[Shift register]]) che riceve i dati in ingresso sincronizzati con il clock e li trasmette a scorrimento verso l'uscita alla velocità definita dal clock seriale. Alcune implementazioni possono avvalersi di un registro a doppia bufferizzazione.

== Note ==

Questa è una prova.

== Riferimenti ==

== Collegamenti esterni ==