Branch target predictor: differenze tra le versioni

Versione delle 13:41, 18 giu 2007

Versione attuale delle 18:15, 23 apr 2018

(10 versioni intermedie di 10 utenti non mostrate)

Riga 1:

{{F|computer|dicembre 2011}}

Nell'architettura dei [[microprocessore|microprocessori]] la '''branch target predictor''' è un'unità funzionale dedicata alla predizione dell'indirizzo di arrivo di una diramazione condizionata o di un salto non condizionato prima che l'istruzione sia stata caricata dalla cache istruzioni. La cache istruzioni è una [[CPU cache|cache]] specializzata.

La branch target predictor non va confusa con l'unita di [[predizione delle diramazioni]] dato che questa unità cerca di predire se la diramazione varra seguita o no.

Riga 19 ⟶ 20:

Il predittore occupa circa il 5-10% dello spazio della cache istruzioni ma il caricamento delle istruzioni dopo il salto viene velocizzato notevolmente. Se non fosse sufficientemente veloce si potrebbe parallelizzare la predizione degli indirizzi dei salti e la predizione dei salti.

La percentuale di predizione di un salto si aggira intorno al 93% di successi.

{{Portale|informatica}}

[[Categoria:Microprocessore]]

[[Categoria:Instruction processing]]

[[en:Branch target predictor]]