DDR SDRAM: differenze tra le versioni

Versione delle 12:05, 11 set 2007

Versione attuale delle 13:51, 22 mag 2025

(181 versioni intermedie di 80 utenti non mostrate)

Riga 1:

{{F|memorie informatiche|data=settembre 2009}}

[[Immagine:RAM_module_SDRAM_1GiB.jpg|thumb|300px|Banco di memoria DDR SDRAM 1 [[Gibibyte|GiB]] PC2700]]

[[File:RAM module SDRAM 1GiB.jpg|thumb|upright=1.4|Modulo di memoria DDR SDRAM da 1 [[Gibibyte|GB]] PC2700]]

La '''DDR SDRAM''', acronimo di ''Double Data Rate [[SDRAM|Synchronous Dynamic Random Access Memory]]'' (in italiano "memoria dinamica ad accesso casuale sincrona a doppia velocità"), è un tipo di memoria [[RAM]] su circuiti integrati usati nei [[computer]]. Ha una [[larghezza di banda]] molto maggiore rispetto alla [[SDRAM]] poiché trasmette i dati sia sul fronte di salita che sul fronti di discesa del ciclo di [[clock]]. Questa tecnica consente di raddoppiare la velocità di trasferimento senza aumentare la frequenza del [[bus]] di memoria. Quindi un sistema DDR ha un clock effettivo doppio rispetto a quello di uno SDRAM.

In [[informatica]] ed [[elettronica]] una '''DDR SDRAM''' ([[acronimo]] dell'[[Lingua inglese|inglese]] ''Double Data Rate [[SDRAM|Synchronous Dynamic Random Access Memory]]'', {{Lett|memoria dinamica ad accesso casuale sincrona a doppia velocità}}) è un tipo di memoria [[RAM]] su [[circuito integrato|circuiti integrati]] usati nei [[computer]].

Poiché i dati sono trasferiti 8 [[byte]] per volta una RAM DDR dà una velocità di trasferimento <math>V_T</math> di:

== Caratteristiche ==

<div style="text-align:center;"><math>V_T</math> = <math>B_M</math> &middot; 2 &middot; 8</div>

[[File:Desktop DDR Memory Comparison.svg|thumb|upright=1.4|Piedinatura delle diverse memorie DDR a confronto]]

doveNelle <math>B_M</math>memorie èDDR lai velocitàdati divengono clocktrasmessi delsia bussul fronte di memoria,salita 2che èsul il numerofronte di inviidiscesa perdel ciclosegnale di [[clock, 8]]; è ilpossibile numeroquindi raddoppiare la velocità di bytetrasferimento trasferitirispetto adalle ogni[[SDRAM]] invio.senza Quindiper conquesto unaaumentare la frequenza didel clock diinterno 100MHz,alla memoria né quella del [[Bus (informatica)|bus]]. Poiché i dati sono trasferiti {{M|8|ul=byte}} per volta (il bus è sempre a {{M|64|u=bit}}) una DDRRAM SDRAMDDR dàconsente una velocità teorica massima di trasferimento di quasi 1526 [[Megabyte|MB]]<math>V_T</[[Secondo|s]].math> di:

<math display="block">V_T = B_M \times 2 \times 8</math>

Il [[JEDEC]] ha stabilito gli standard per le DDR SDRAM, divise in due parti: le prime specifiche sono per i chip di memoria e le seconde sono per i banchi di memoria.

dove <math>B_M</math> è la velocità di clock del bus di memoria, 2 è il numero di invii per [[ciclo di clock]], 8 è il numero di byte trasferiti ad ogni invio. Quindi con una frequenza di clock di {{M|100|ul=MHz}}, una DDR SDRAM dà una velocità massima di trasferimento di {{M|1600|ul=MB/s}}.

===Specifiche per chip===

* DDR-200: chip di memoria DDR-SDRAM con una frequenza di 100MHz

* DDR-266: chip di memoria DDR-SDRAM con una frequenza di 133 MHz

* DDR-333: chip di memoria DDR-SDRAM con una frequenza di 166 MHz

* DDR-400: chip di memoria DDR-SDRAM con una frequenza di 200 MHz

Nella realtà la situazione è più complessa, poiché la velocità di trasferimento è notevolmente influenzata dai fenomeni di [[latenza]], che si verificano durante le operazioni di lettura/scrittura e che dipendono strettamente dal tipo e dalla qualità del [[Circuito integrato|chip]], nonché dalla frequenza di funzionamento.

===Specifiche per banchi di memoria===

Per quantificare tali fenomeni, ad ogni banco di memoria vengono associati dei tempi caratteristici detti timing, misurati in unità di cicli di clock: a valori più bassi corrispondono prestazioni migliori, a parità di frequenza.

*PC-1600: memoria DDR-SDRAM a 100MHz con chip DDR-200, 1,6 [[gigabyte|GB]]/s per canale.

*PC-2100: memoria DDR-SDRAM a 133MHz con chip DDR-266, 2,1 [[gigabyte|GB]]/s per canale.

*PC-2700: memoria DDR-SDRAM a 166MHz con chip DDR-333, 2,7 [[gigabyte|GB]]/s per canale.

*PC-3200: memoria DDR-SDRAM a 200MHz con chip DDR-400, 3,2 [[gigabyte|GB]]/s per canale.

I timing più importanti sono:

'''Nota:''' tutte le ''specifiche'' intermedie o superiori a quelle qui elencate non sono state standardizzate dal JEDEC, ma sono ''ottimizzazioni'' dei produttori che utilizzano chip standard con voltaggi superiori.

* ''CAS Latency Time (tCl)'': durante un'operazione di lettura, rappresenta l'intervallo di tempo tra l'istante in cui il comando di lettura giunge ad una certa cella di memoria e quello in cui inizia il trasferimento dei dati; la denominazione è dovuta al fatto che, per individuare la cella di memoria, l'indirizzo di colonna viene selezionato sempre per ultimo (tramite il segnale CAS), successivamente a quello di riga. Per le memorie DDR-400 (si veda la classificazione successiva) tCl è generalmente compreso tra 2 e 3 cicli di clock, che corrispondono a 12-17 [[Nanosecondo|nanosecondi]].

* ''[[Row Address Select|RAS]] to CAS Delay Time (tRCD)'': costituisce l'intervallo di tempo che passa tra l'attivazione della riga e della colonna che identificano la cella di memoria in cui si vuole leggere o scrivere il dato, cioè il ritardo del segnale CAS rispetto al segnale RAS; è di norma compreso tra 3 e 4 cicli di clock.

* ''[[Row Address Select|RAS]] Precharge Time (tRP)'': Il RAS precharge Time è l'intervallo di tempo che impiega la DDR SDRAM a leggere la riga di codice corretto dopo una lettura di codice errato.

* ''Active-to-Precharge Delay (tRAS)'': questo tipo di latenza riguarda in realtà i diversi passi in cui può essere suddiviso il processo di accesso alla memoria, ed il suo numero indica il numero minimo di cicli che intercorrono fra il comando "active" e "precharge".

* ''Row Cycle Time (tRC)'': è l'intervallo di tempo che passa tra l'attivazione consecutiva di 2 righe di memoria dello stesso banco; in genere è compreso tra 6 e 9 cicli di clock.

A questi parametri, che sono impostati dal costruttore e memorizzati nel [[Serial Presence Detect|SPD]], se ne aggiungono altri, che riguardano le latenze dipendenti dalle operazioni di interfaccia tra le memorie ed il resto del sistema; tra questi ultimi citiamo:

Anche le dimensioni dei memoria DDR SDRAM sono standardizzati dal JEDEC.

* ''Command Rate'': è l'intervallo di tempo che intercorre tra 2 comandi consecutivi impartiti al chip di memoria; tipicamente esso può valere 1 o 2 cicli di clock. Viene anche definito come il tempo che deve trascorrere fra il segnale di selezione del chip e l'inizio dei comandi di selezione (riga e colonna)/lettura/scrittura.

* ''Dram Idle Timer'': costituisce il tempo che la memoria deve attendere prima di iniziare ad eseguire il comando impartito.

== Specifiche ==

Non c'è alcuna differenza di architettura tra DDR SDRAM per diverse velocità di clock, ad esempio le PC-1600 (progettate per una frequenza di 100MHz) e le PC2100 (progettate per funzionare a 133MHz). La sigla indica semplicemente la velocità a cui quel chip è garantito come funzionante. Quindi una DDR SDRAM può essere fatta funzionare a velocità inferiori rispetto a quella per cui è stata progettata ([[underclocking]]) o a velocità superiori ([[overclocking]]). Da notare che l'overclocking dovrebbe essere fatto solo con memorie di alta qualità e da chi sa cosa sta facendo.

=== Standard JEDEC ===

Il [[JEDEC]] ha stabilito gli standard e le specifiche per le DDR SDRAM<ref>{{Cita web|url = https://www.jedec.org/standards-documents/docs/jesd-79f|titolo = Dobule Data Rate (DDR) SDRAM Standard|accesso = 29 luglio 2018}}</ref>; queste sono divise in due parti: le prime specifiche sono per i chip di memoria e le seconde sono per i banchi di memoria. Anche le dimensioni dei moduli di memoria DDR SDRAM sono standardizzati dal JEDEC.

{| class="wikitable" width="100%"

! Standard

! Modulo

! Frequenza di clock <small>(MHz)</small>

! Frequenza bus I/O <small>(MHz)</small>

! Velocità di trasferimento <small>(MT/s)</small>

! Banda massima per canale <small>(MB/s)</small>

|- align="center"

| align="left" | DDR-200 || PC-1600 || 100 || 100 || 200 || {{formatnum:1600}}

|- align="center"

| align="left" | DDR-266 || PC-2100 || 133 || 133 || 266 || {{formatnum:2133}}

|-align="center"

| align="left" | DDR-333 || PC-2700 || 166 || 166 || 333 || {{formatnum:2667}}

|- align="center"

| align="left" | DDR-400 || PC-3200 || 200 || 200 || 400 || {{formatnum:3200}}

|}

=== Specifiche non conformi allo standard JEDEC ===

I [[DIMM]] di DDR SDRAM hanno 184 piedini (contro i 168 della SDRAM), e possono essere riconosciuti dai DIMM SDRAM dal numero di tacche (le DDR SDRAM ne hanno una, gli SDRAM due). Le memorie DDR operano ad un voltaggio di 2,5[[Volt|V]], contro i 3,3[[Volt|V]] per le SDRAM. Questo può ridurre notevolmente i consumi.

Le specifiche intermedie o superiori a quelle standard JEDEC sono ''ottimizzazioni'' dei produttori che utilizzano chip standard con tensioni superiori; sotto la tabella con le specifiche non standard:

{| class="wikitable" width="100%"

! Standard

! Modulo

! Frequenza di clock <small>(MHz)</small>

! Frequenza bus I/O <small>(MHz)</small>

! Velocità di trasferimento <small>(MT/s)</small>

! Banda massima per canale <small>(MB/s)</small>

|- align="center"

| align="left" | DDR-300 || PC-2400 || 150|| 150 || 300 || {{formatnum:2400}}

|- align="center"

| align="left" | DDR-433 || PC-3500 || 217|| 217 || 433 || {{formatnum:3467}}

|- align="center"

| align="left" | DDR-466 || PC-3700 || 233|| 233 || 466 || {{formatnum:3733}}

|- align="center"

| align="left" | DDR-500 || PC-4000 || 250|| 250 || 500 || {{formatnum:4000}}

|- align="center"

| align="left" | DDR-550 || PC-4400 || 275|| 275 || 550 || {{formatnum:4400}}

|- align="center"

| align="left" | DDR-600 || PC-4800 || 300|| 300 || 600 || {{formatnum:4800}}

|}

== Architettura ==

Non c'è alcuna differenza di architettura tra DDR SDRAM per diverse velocità di clock, ad esempio le PC-1600 (progettate per una frequenza di 100&nbsp;MHz) e le PC2100 (progettate per funzionare a 133&nbsp;MHz). La sigla indica semplicemente la velocità a cui quel chip è garantito come funzionante. Quindi una DDR SDRAM può essere fatta funzionare a velocità inferiori rispetto a quella per cui è stata progettata ([[underclocking]]) o a velocità superiori ([[overclocking]]), l'overclocking però può essere fatto solo con memorie adatte di alta qualità e con cognizione di causa.

I [[DIMM]] di DDR SDRAM hanno 184 piedini (contro i 168 della SDRAM) e possono essere riconosciuti dai DIMM SDRAM dal numero di tacche: le DDR SDRAM ne hanno una, gli SDRAM due oppure tre. Le memorie DDR operano con una tensione di 2,5[[Volt|V]], contro i 3,3[[Volt|V]] per le SDRAM, questo può ridurre notevolmente i consumi.

Alcuni nuovi [[chipset]] utilizzano queste memorie in configurazioni a doppio canale (Dual channel) o quadruplo canale, che raddoppiano o quadruplicano la larghezza di banda teorica. Nelle configurazioni a due canali si raccomanda di usare una coppia di banchi di memoria dello stesso tipo per ottimizzare le prestazioni. I moduli in coppia devono avere stessa dimensione, velocità e tempi di latenza per permettere al [[chipset]] di effettuare gli accessi con la massima efficienza.

== Storia ==

Il DDR sta venendo lentamente sostituito dal [[DDR2|DDR-2]], che adotta alcune modifiche per permettere tempi di clock superiori, ma opera con lo stesso principio del DDR [http://it.wikipedia.org/wiki/DDR2#Futuro].

Tra gli inizi del 1996 e giugno del 2000 la JEDEC sviluppò le specifiche delle DDR SDRAM (JESD79)<ref>{{Cita web|url = http://www.design-reuse.com/articles/13805/the-love-hate-relationship-with-ddr-sdram-controllers.html|titolo = The Love/Hate Relationship with DDR SDRAM Controllers|accesso = 29/07/2018}}</ref>, al fine di offrire un miglioramento significativo per i sistemi che richiedevano maggiore larghezza di banda. Nel 2003 vennero completate le specifiche per le memorie DDR2 SDRAM (JESD79-2), le quali offrivano una larghezza di banda fino a 800Mb/s, il doppio delle DDR SDRAM.

Durante lo sviluppo degli standard DDR e DDR2 SDRAM, gli ingegneri rivolsero maggiore attenzione verso la gestione dei timing complessivi del sistema, affrontando così le aree critiche che ne limitavano le prestazioni. Venne così migliorata la larghezza di banda, evitando però frequenze di clock più elevate ma sfruttando al meglio il funzionamento del ciclo di clock.

In seguito lo standard DDR è stato sostituito con gli standard [[DDR2|DDR-II]] e [[DDR3|DDR-III]], che adottano alcune modifiche per permettere frequenze di clock del buffer I/O superiori, ma operano con lo stesso principio Double Data Rate e con chip di memoria dalle frequenze di funzionamento invariate. Nel corso del [[2012]], anno previsto per il loro debutto, sono stati commercializzati i primi esemplari dello standard [[DDR4]]<ref>{{Cita web|url = http://www.hwupgrade.it/articoli/memorie/2530/il-futuro-delle-memorie-di-sistema-lo-standard-ddr4_index.html|titolo = Il futuro delle memorie di sistema: lo standard DDR4|accesso = 29 luglio 2018}}</ref>.

Il [[RDRAM]] è un'alternativa al DDR SDRAM, ma la maggior parte dei produttori non lo supportano nei loro chipset.

== Note ==

<references />

== Voci correlate ==

* [[RAM]]

* [[SDR SDRAM]]

* [[DDR2]] | [[DDR3]] | [[DDR4]]

* [[Dual channel]]

== Altri progetti ==

{{interprogetto|preposizione=sulla}}

== Collegamenti esterni ==

* [http{{cita web|https://www.jedec.org /|Sito ufficiale del JEDEC]}}

{{portale|informatica}}

[[Categoria:RAM]]

[[csCategoria:DDR SDRAM]]

[[de:DDR-SDRAM]]

[[el:DDR SDRAM]]

[[en:DDR SDRAM]]

[[fi:DRAM#DDR_SDRAM]]

[[fr:DDR SDRAM]]

[[he:DDR SDRAM]]

[[ja:DDR SDRAM]]

[[ms:DDR SDRAM]]

[[pl:DDR SDRAM]]

[[pt:DDR SDRAM]]

[[ru:DDR SDRAM]]

[[sk:DDR SDRAM]]

[[sv:DDR SDRAM]]

[[tr:DDR SDRAM]]

[[zh:DDR SDRAM]]