Bus (informatica): differenze tra le versioni

Versione delle 10:27, 22 mar 2024

Versione attuale delle 13:32, 16 mar 2025

(6 versioni intermedie di 4 utenti non mostrate)

Riga 2:

{{F|protocolli di rete|luglio 2009}}

[[File:ST-506 MFM Twin Cables.xcf|thumb|upright=1.4|Esempio di bus o [[trasmissione parallela|collegamento parallelo]] (nastri blu) tra un hard disk [[Seagate ST-506]] e il suo controller su [[scheda elettronica|scheda]] [[Industry Standard Architecture|ISA]]]]

Il '''bus''' (da una contrazione del [[Lingua latina|latino]] ''omnibus''<ref>{{Cita web|url=https://www.lexico.com/definition/bus|titolo=BUS {{!}} Definition of BUS by Oxford Dictionary on Lexico.com also meaning of BUS|sito=Lexico Dictionaries {{!}} English|lingua=en|accesso=2021-09-20|dataarchivio=19 maggio 2021|urlarchivio=https://web.archive.org/web/20210519035539/https://www.lexico.com/definition/bus|urlmorto=sì}}</ref>), in [[elettronica]] e [[informatica]], è un [[canale (telecomunicazioni)|canale di comunicazione]] che permette a [[periferiche]] e componenti di un sistema elettronico - come ad esempio un [[computer]] - di [[interfaccia (informatica)|interfacciarsi]] tra loro scambiandosi [[informazione|informazioni]] o [[Dato|dati]] di vario tipo attraverso la [[trasmissione (telecomunicazioni)|trasmissione]] e la ricezione di [[segnale (fisica)Segnale|segnali]].

== Caratteristiche ==

Riga 13 ⟶ 14:

=== Principi di funzionamento ===

In ogni transazione sul bus:

* un dispositivo prende il controllo del bus;

* invia una richiesta (I/O) a un secondo dispositivo;

* svolta la richiesta, il bus viene liberato per un'altra comunicazione

Il ruolo di un dispositivo può cambiare nel tempo; un dispositivo può comportarsi da master o da slave in contesti differenti. Lo standard che definisce il bus deve fornire le regole per gestire tali condizioni o vietarle. Esistono due diversi meccanismi di temporizzazione dei segnali:

Esistono due diversi meccanismi di temporizzazione dei segnali:

* Protocollo sincrono: è previsto un segnale di sincronizzazione (clock) che permette di gestire la temporizzazione delle comunicazioni.

* Protocollo asincrono: tutta la temporizzazione della comunicazione è gestita dal protocollo stesso attraverso lo scambio dei messaggi.

La scelta dipende da:

* Interfaccia del dispositivo;

* adattare interfacce con differenti velocità;

Riga 32:

Si sente spesso parlare in ambito [[hardware]] della velocità ([[larghezza di banda]]) del '''FSB''', acronimo che sta per [[Front Side Bus]] e identifica il bus interno della scheda madre del caso specifico dell'architettura Intel, che designava l'interconnessione fra ALU o CPU con il northbridge, o gli hub con interfaccia di gestione per la RAM, in contrapposizione con il BSB (backside bus) che connette la CPU alla cache L2 a frequenza massima (cioè alla stessa velocità di lavoro della CPU). L'FSB è stato sostituito dall'HyperTransport mutuata da PowerPC G5 e poi dagli AMD ai socket Intel-based, ma anche dal canale DMI e dai sistemi UPI, CSI e QPI. In linea generale si può intendere con FSB il canale che connette la CPU alla RAM a una frequenza superiore agli altri bus delle mainboard e rispetto ai bus esterni e di interconnessione. In AMD si usano anche le equivalenti tecnologie LDT.

=== Modalità di connessione ===

Riga 67 ⟶ 66:

== Bus di dati ==

ilIl bus dati viene utilizzato per lo scambio di informazioni tra i vari dispositivi. È bidirezionale in quanto l'invio dei dati non è di sola appartenenza alla CPU e si divide:

===''' [[Industry Standard Architecture|ISA]] (Industry Standard Architecture Bus) ==='''

Evoluzione dei bus PC bus e PC/AT bus utilizzati nei primi PC (8086, 80286). Sviluppato da un consorzio in contrapposizione all'IBM Microchannel. Contiene 64 + 36 linee:

Evoluzione dei bus PC bus e PC/AT bus utilizzati nei primi PC (8086, 80286). Sviluppato da un consorzio in contrapposizione all'IBM Microchannel. Contiene 64 + 36 linee:

Contiene 64 + 36 linee:

* 20 + 4 linee indirizzi

* 8 + 8 linee dati

Riga 77 ⟶ 78:

Sincrono con clock a 8,33&nbsp;MHz. Estensione a 32 bit: EISA

===''' [[Zorro (informatica)|Zorro]] ==='''

Bus di espansione sviluppato per i computer [[Amiga]] prodotti dalla [[Commodore]]. Esistono tre versioni di questo bus, le prime due erano a 16 bit, la terza era a 32 bit. Questo bus è stato fornito nativamente della capacità [[Plug and Play]] fin dalla prima versione risalente al [[1985]]. È un bus parallelo che lavora in modo sincrono ma nella terza revisione poteva lavorare anche in modo asincrono rendendo le comunicazioni più efficienti ma nel contempo rendendo le schede di espansione più costose e difficili da progettare.

===''' [[Peripheral Component Interconnect|PCI]] (Peripheral Component Interconnect Bus) ==='''

Bus di sistema PC, (ma anche Apple, Sun), sviluppato dalla Intel nel 1992 (in sostituzione del bus ISA). Esiste in diverse versioni: PCI, PCI 2.0, PCI 2.1, PCI 2.2, PCI-X, PCI-X DDR. 32 – 64, PCI-E linee dati-indirizzi (sovrapposte) (multiplexed) Clock a 33 – 66 – 133 – 266&nbsp;MHz. Alimentazione 5 – 3,3 [[Volt]]. Il trasferimento che avviene attraverso un bus PCI è un "burst", composto da una fase di indirizzamento e da una o più fasi di dato, con bassa latenza ed elevato throughput(velocità effettiva).

===''' [[USB]] (Universal Serial Bus) ==='''

Bus per il collegamento di periferiche (lente), sviluppato nel 1995 da un consorzio: (Compaq, HP, Intel, Lucent, Microsoft, Nec, Philips). Caratteristiche: flessibilità, semplicità; un unico bus per molte periferiche; non sono necessari dispositivi di controllo e porte dedicate; facilmente espandibile; economico e con possibilità di connessione a caldo; supporto dispositivi tempo reale (audio - telefono).

Riga 94 ⟶ 98:

* USB 3.0: 4,8&nbsp;Gbit/s.

===''' [[Small Computer System Interface|SCSI]] (Small Computer System Interface) ==='''

Collegamento per dispositivi interni o esterni al computer: dischi rigidi (dischi SCSI), ma anche CD - DVD – unità nastro - stampanti - scanner.

Riga 104 ⟶ 109:

Collega sino a 7- 15 controllori (unità) e massimo 2048 periferiche per controllore. Collegamento a cascata, con terminatore. Semplice ed economico. Parte della logica delegata ai controllori. 50 fili - 25 di massa per eliminare disturbi (8 dati — 1 parità — 9 controllo — 7 alimentazione e usi futuri). Asincrono: con protocollo di hand-shake. Arbitraggio decentralizzato: utilizzo linee dati, priorità prestabilita.<br />Il bus SCSI è un bus parallelo, mentre una sua estensione, il [[Serial Attached SCSI]] (SAS), è di tipo seriale.

===''' [[FireWire]] (IEEE 1394) ==='''

Ha molte similitudini con l'USB: bus seriale con alimentazione (60 W), sviluppato da un consorzio di aziende (1984 - Apple, 1995 Standard, ma con Royalties); possibilità di connessione a caldo, meccanismi di identificazione, struttura ad albero.

Riga 120 ⟶ 126:

È importante sapere che entrambi i cavi non possono avere lunghezza superiore a 4,5&nbsp;m

===''' [[Low Pin Count]] ==='''

È un bus interno ideato da [[Intel]] per evitare di usare l'obsoleto [[Industry Standard Architecture|ISA]] per collegare il chip [[Southbridge (elettronica)|southbridge]] al [[Super I/O]] nelle [[scheda madre|schede madri]] e ridurre così sia il numero di piedini impiegati (da cui il nome) che il numero di piste di rame nel circuito stampato.

===''' [[PCI-X]] ==='''

Il PCI-X è un'evoluzione del PCI. È stata sviluppata dallo stesso consorzio che sviluppò il PCI e fornisce una larghezza di banda fino a 4 [[Byte|GByte]]. Pur avendo prestazioni molto più elevate del PCI è retrocompatibile con le periferiche PCI e quindi permette il riutilizzo delle schede PCI.

===''' [[PCI Express]] ==='''

Il PCI Express è il successore (seriale) del bus di espansione PCI (parallelo) e ha sostituito il bus AGP precedentemente in uso per le schede grafiche.