Die (elettronica): differenze tra le versioni

Versione delle 17:17, 23 ott 2005

Versione attuale delle 07:37, 26 set 2024

(133 versioni intermedie di 85 utenti non mostrate)

Riga 1:

[[File:Dies.jpg|thumb|upright=1.2|''Die'' finiti, pronti per essere montati nel ''[[Package (elettronica)|package]]'']]

{{nota disambigua|descrizione=il comune francese|titolo=[[Die (Francia)]]}}

Il '''die''' (pl. dice, detto anche chip) è il substrato di un [[circuito integrato]].

Il '''''die'''''<ref>"Die" è un [[prestito linguistico|prestito]] dell'[[lingua inglese|inglese]]. Nella lingua inglese ''die'' ha, tra le varie accezioni, quella di "stampo" o, più precisamente, "matrice" (elemento femmina di uno stampo). È per estensione semantica di tale accezione che il termine ''die'' è stato scelto nella lingua inglese per indicare la sottile piastrina di materiale [[semiconduttore]] sulla quale è stato realizzato il [[circuito elettronico]] del [[circuito integrato]]. La realizzazione di tale circuito elettronico avviene infatti attraverso una [[tecnica]], la [[litografia (elettronica)|litografia]], simile e [[omonimia|omonima]] a [[Litografia|quella utilizzata nella stampa]]. Il plurale inglese di ''die'' è ''dies'' o ''dice''.</ref> è la sottile piastrina di materiale [[semiconduttore]] sulla quale è stato realizzato il [[circuito elettronico]] del [[circuito integrato]], a sua volta realizzato attraverso un procedimento [[litografia (elettronica)|litografico]].

Il ''die'' sigillato nel suo contenitore, chiamato col termine [[lingua inglese|inglese]] ''[[Package (elettronica)|package]]'' (letteralmente "confezione", "pacchetto"), forma un [[componente elettronico]] (il circuito integrato). Tra il ''die'' (di dimensioni di qualche millimetro) e i terminali accessibili del circuito integrato (chiamati col termine italiano "[[Piedino (elettronica)|piedini]]" o col termine inglese ''pin'') viene realizzata la connessione elettrica mediante sottilissimi fili.

Il processo di produzione avviene su un substrato di [[silicio]] monocristallino quanto più puro e privo di difetti cristallografici possibile. Tali substrati sono costituiti da wafer di silicio del diametro tra i 10 e i 12 pollici (dunque tra 25,40 e 30,48 cm)e dello spessore di circa 300 micron. Di questo substrato solo la parte superiore sarà interessata a lavorazioni in quanto tutti i dispositivi andranno collocati in una regione dello spessore dell'ordine dei 10-20 micron. La parte inferiore ad essa prende il nome di bulk. Per questa ragione, quando ci si riferisce alla tecnologia dei circuiti stampati si parla di [[silicon planar technology]].

I processi necessari per ottenere wafer per la fabbricazione dei circuiti stampati sono molto complessi ma possono essre così semplificati:

La realizzazione del ''die'', dai primi [[transistor]] ai moderni [[microprocessori]], contiene gran parte della storia della tecnologia elettronica a semiconduttore.

1)si parte dalla quarzite come materiale grezzo ed essa viene sottoposta a complicati processi di raffinazione per far si che diventi silicio policristallino di grado elettronico (EGS), cioè silicio con meno di un'impurità ogni miliardo di atomi.

== Realizzazione di un ''die'' ==

2)Il polisilicio di tipo EGS viene sottoposto ad accrescimento cristallino per ottenere un lingotto monocristallino ultrapuro. A tal fine esistono due tecniche: la [[Czochralski]] ([[CZ]]) e la [[Float Zone]] ([[FZ]]).

[[File:Intel 8742 153056995.jpg|thumb|upright=1.2|''Die'' del [[microcontroller]] 8742 [[Intel]], montato nel suo ''package'' ceramico]]

Il processo di produzione avviene su un substrato di [[silicio monocristallino]] con bassissimo numero di impurezze e [[Difetto cristallino|difetti cristallografici]].<ref>Per citarne alcuni: [[Dislocazione (cristallografia)|dislocazioni]], [[Difetto di vacanza|vacanze]], [[Difetto interstiziale|difetti interstiziali]], [[Atomo sostituzionale|presenza di atomi sostituzionali]].</ref>

3)Ogni lingotto vene segato, in modo da ottenere i wafer succitati e lappato per evitare che sulla superficie del wafer non ci siano irregolarità che si ripercuoterebbero in maniera pesante sul buon funzionamente del circuito integrato. A causa delle irregolarità, infatti, si potrebbero avere variazioni dello spessore delle piste conduttrici con conseguenti variazioni locali della conducibilità delle stesse.

Tali substrati sono costituiti da ''[[Wafer (elettronica)|wafer]]'' di silicio del diametro tra i 10 e i 12 [[Pollice (unità di misura)|pollici]] (tra 25,40 e 30,48 [[centimetro|cm]]) e di spessore inferiore al [[millimetro]]. Di questo substrato solo la parte superiore sarà interessata alla lavorazione, in quanto tutti i dispositivi saranno realizzati praticamente sulla superficie del ''wafer'', in uno spessore dell'ordine dei 10÷20 [[micron]]. La parte inferiore ad esso prende il nome di ''bulk''. Per questa ragione, quando ci si riferisce alla tecnologia dei [[circuito integrato|circuiti integrati]] si parla di ''[[silicon planar technology]]''.

Una volta realizzato il wafer è necessario proteggerlo da processi corrosivi, inevitabilmente innescati da eventuali perticelle d'acqua nell'aria, e dallo stess meccanico al quale può essere soggetto. A tal fine usualmente si effettua una deposizione di materiale isolante che, tra gli altri compiti, assolve anche a quello di impedire eventuali corto circuito tra le piste conduttrici depositate su layer diversi.

L'ossido di silicio, SiO₂, è il più diffuso isolante impiegato nella produzione dei circuiti integrati. Ci sono diverse tecniche che permettono di avere una crescita di ossido sulla superficie della fetta di silicio, ma quella più usata è l'ossidazione termica. Questa procedura consiste nell'esporre il silicio ad agenti ossidanti, quali acqua o ossigeno, ad elevate temperature e consente di avere un buon controllo sullo spessore e le proprietà chimiche dello strato di SiO₂ accresciuto. L'ossido di silicio, lasciato libero di agire senza nessun controllo esterno, tenderebbe a formare quarzo, ed è per questa ragione che è necessario lavorare a temperature dell'ordine dei 1000 °C. Costringendo l'ossido ad avere una crescita termica sulla fetta di silicio, infatti, si fa in modo che esso si deformi non costituendo più una struttura cristallina ma amorfa. Un'ossidazione a temperatura ambiente, inoltre, provocherebbe la [[passivazione]] del silicio e bloccherebbe così il proseguimento dell'ossidazione.

A seconda che si usi come agente ossidante ossigeno, O₂, o acqua, si parla rispettivamente di dry ossidation e di wet ossidation.

Le reazioni chimiche che avvengono in queste ossidazioni sono rispettivamente:

I processi necessari per ottenere i ''wafer'' per la fabbricazione dei circuiti integrati sono molto complessi ma possono essere così semplificati:

Si+O₂ --> SiO₂ (dry ossidation);

# Si parte dalla [[quarzite]]<ref>Altre fonti citano la sabbia silicea come materiale grezzo da cui si inizia il processo di raffinazione del silicio.

Vedi ad esempio:

* {{cita libro

|cognome= Franssila

|nome= Sami

|titolo= Introduction to microfabrication

|anno= 2004

|editore= John Wiley and Sons

|città= Hoboken, New Jersey

|lingua= inglese

|isbn= 0-470-85106-6

|p= 401

}} (Sami Franssila insegna alla Helsinki University of Technology).<br />È disponibile in rete: {{cita web

|url = http://books.google.it/books?id=3Mw8fBKgUOAC&printsec=frontcover&source=gbs_v2_summary_r&cad=0#v=onepage&q=&f=false

|titolo = Introduction to microfabrication (Anteprima limitata)

|editore = Google Libri

|data = 2004

|pagine = 36 di 401

|lingua = en

|accesso = 2 agosto 2009

}}

* {{cita web

|url = http://www2.de.unifi.it/FISICA/Bruzzi/appendice_3_0708.pdf

|titolo = Prof. Mara Bruzzi - Fisica dello Stato Solido - Appendice n. 3

|editore = Università di Firenze - Dipartimento di Energetica "Sergio Stecco"

|data = 2008

|pagine = 2 di 14

|formato = PDF

|accesso = 2 agosto 2009

|urlmorto = sì

|urlarchivio = https://web.archive.org/web/20110304030333/http://www2.de.unifi.it/FISICA/Bruzzi/appendice_3_0708.pdf

|dataarchivio = 4 marzo 2011

}}.

In ogni caso la ricerca tecnologica in questo campo è sempre in evoluzione.</ref> come materiale grezzo ed essa viene sottoposta a complessi processi di raffinazione per far sì che diventi [[silicio policristallino]], definito di grado elettronico (EGS),<ref>''Electronic Grade Silicon''</ref> cioè silicio con meno di un'impurità ogni miliardo di atomi (molto puro).

Si+2H₂O --> SiO₂+2H₂ (steam ossidation).

# Il polisilicio di tipo EGS viene sottoposto ad accrescimento cristallino per ottenere un lingotto monocristallino ultrapuro. A tal fine esistono due tecniche: la ''[[processo Czochralski|Czochralski]]'' (CZ) e la ''[[Float Zone]]'' (FZ).

# Ogni lingotto viene segato, in modo da ottenere i ''wafer'' succitati e [[lappatura|lappato]] per evitare che sulla superficie del ''wafer'' ci siano irregolarità che si ripercuotano in maniera pesante sul buon funzionamento del circuito integrato. A causa delle irregolarità, infatti, si potrebbero avere variazioni dello spessore delle piste conduttrici, con conseguenti variazioni, in qualche punto, della conducibilità elettrica delle stesse.

=== Protezione e isolamento ===

L'ossido di silicio, essendo un ottimo isolante viene usato per la [[passivazione del silicio]], altri composti come il nitruro di silicio, Si₃N₄, vengono utilizzati per proteggere il chip dall'umidità.

[[File:Eprom-střední.jpg|upright=1.2|thumb|Un ''die'' di 3 x 3 mm con i fili per le connessioni ai terminali del ''package''<ref>L'integrato è una [[EPROM]], componente ormai obsoleto.</ref>]]

Questi strati isolanti vengono di solito deposti per [[sputtering]] o [[chemical vapor deposition]] (CVD).

Una volta realizzato il ''wafer'' è necessario proteggerlo da processi corrosivi, inevitabilmente innescati da eventuali particelle d'[[acqua]] nell'[[aria]], e da sollecitazioni meccaniche alle quali può essere sottoposto. A tal fine usualmente si effettua una deposizione di materiale isolante avente anche la funzione di impedire eventuali [[Cortocircuito|cortocircuiti]] tra le piste conduttrici disposte su ''layer''<ref>Letteralmente: strati, livelli.</ref> diversi.

L'[[ossido di silicio]], SiO₂, è il più diffuso [[dielettrico]] impiegato nella produzione dei circuiti integrati. Ci sono diverse tecniche che permettono di avere una crescita di ossido sulla superficie della fetta di silicio, ma quella più usata è l'[[ossidazione]] termica. Questa procedura consiste nell'esporre il silicio ad agenti ossidanti, quali acqua od [[ossigeno]], ad elevate [[temperatura|temperature]] e consente di avere un buon controllo sullo spessore dello strato ossidato e sulle proprietà chimiche dello strato di SiO₂ accresciuto. L'ossido di silicio, lasciato libero di agire senza nessun controllo esterno, tenderebbe a formare [[quarzo]], ed è per questa ragione che è necessario lavorare a temperature dell'ordine dei 1000 [[Grado Celsius|°C]].

Costringendo l'ossido ad avere una crescita termica sulla fetta di silicio, infatti, si fa in modo che esso si deformi non costituendo più una [[reticolo cristallino|struttura cristallina]] ma [[Solido amorfo|amorfa]]. Un'ossidazione a temperatura ambiente, inoltre, provocherebbe la [[passivazione]] del silicio e bloccherebbe così il proseguimento dell'ossidazione.

A seconda che si usi come agente ossidante ossigeno (O₂) o acqua (H₂O), si parla rispettivamente di ''dry oxidation'' e di ''wet oxidation''.

Le reazioni chimiche che avvengono in queste ossidazioni sono rispettivamente:

* <chem>Si \ + \ O2 -> SiO2</chem> (''dry oxidation'');

* <chem>Si \ + \ 2H2O -> SiO2 \ + \ 2H2</chem> (''steam oxidation'').

L'ossido di silicio, essendo un ottimo isolante viene usato per la [[passivazione]] del silicio,<ref>Il silicio è molto sensibile alle contaminazioni dovute all'ambiente che ne altererebbero irrimediabilmente le caratteristiche elettriche. La sua superficie viene quindi protetta mediante uno strato di biossido di silicio. Questo trattamento si chiama passivazione.</ref><ref>

{{cita web

|url = http://ims.unipv.it/Microelettronica/download/TEM/TEM06.pdf

|cognome = Torelli

|nome = Guido

|titolo = Introduzione alla tecnologia dei circuiti integrati su silicio

|editore = Università di Pavia - Dip. di Elettronica - Laboratorio di Microsistemi Integrati

|anno = 2006

|mese = gennaio

|pagine = 11 di 87

|formato = PDF

|accesso = 2 agosto 2009

|urlmorto = sì

}}</ref> altri composti come il [[nitruro di silicio]] (Si₃N₄) vengono utilizzati per proteggere il chip dall'[[umidità]].

Questi strati isolanti vengono di solito deposti per ''[[sputtering]]'' o ''[[chemical vapor deposition|'''c'''hemical '''v'''apor '''d'''eposition]]'' (CVD).

Man mano che il processo di ossidazione avanza, il silicio viene consumato e lo spessore del ''layer'' di SiO₂ aumenta spostando l'interfaccia Si-SiO₂ più in profondità elnel substrato di silicio. Poiché la densità del silicio è pari a 5,0 × 10²² atomi/[[Centimetro cubo|cm³]], mentre quella dell'ossido di silicio è pari a 2,2 × 10²² atomi/cm³, l'ossidazione comporta un aumento di volume. Tale aumento di volume si può valutare dal rapporto tra [[volume]] di ossido accresciuto e volume di silicio consumato, ed essendo pari al rapporto tra la densità del silicio e quella dell'ossido di silicio, è pari a 2,28. L'interfaccia ossido-silicio, pertanto, si abbasserà, rispetto alla posizione iniziale, del 44% dello spessore dell'ossido accresciuto, essendo 2,28⁻¹ = 0,44 [[Approssimazione|approssimando]] per eccesso alla seconda cifra decimale.

Poichè la densità del silicio è pari a 5,0*10²² atomi/cm³, mentre quella dell'ossido di silicio è pari a 2,2*10²²atomi/cm³, l'ossidazione comporta un aumento di volume. Tale aumento di volume si può valutare dal rapporto tra volume di ossido accresciuto e volume di silicio consumato, ed essendo pari al rapporto tra la densità del silicio e quella dell'ossido di silicio, è pari a 2,28.

L'interfaccia ossido silicio, pertanto, si abbasserà, rispetto alla posizione iniziale, del 44% dello spessore dell'ossido accresciuto, essendo 2,28^-1=0,44 approssimando per eccesso alla seconda cifra decimale.

=== Litografia ===

La fabbricazione dei circuiti integrati sui wafer di silicio richiede che molti layer, ognuno con uno schema diverso, sia depositato sulla superficie uno alla volta, e che il drogaggio delle zone attive venga fatto nelle giuste dosi evitando che esso diffonda in regioni diverse da quelle di progetto. I vari pattern usati nella deposizione dei layer sul substrato sono realizzati grazie ad un processo chiamato litografia.

{{vedi anche|Litografia (elettronica)}}

[[File:Wafer 2 Zoll bis 8 Zoll.jpg|thumb|upright=1.2|''[[Wafer (elettronica)|Wafer]]'' di silicio di varie dimensioni. Su ogni ''wafer'' sono presenti numerosi circuiti elettronici: i futuri ''die'']]

[[File:Gold wire for wire bonding.JPG|thumb|upright=1.2|Stazione di saldatura manuale dei sottili fili tra le piazzole del ''die'' e i ''[[Piedino (elettronica)|pin]]'' del ''[[Package (elettronica)|package]]''. Nella produzione industriale la procedura è automatizzata]]

La fabbricazione dei circuiti integrati sui ''wafer'' di silicio richiede che molti ''layer'', ognuno con uno schema diverso, siano depositati sulla superficie uno alla volta, e che il [[drogaggio]] delle zone attive venga fatto nelle giuste dosi evitando che esso diffonda in regioni diverse da quelle di progetto. I vari ''pattern''<ref>Letteralmente: modelli, disegni, campioni.</ref> usati nella deposizione dei ''layer'' sul substrato sono realizzati grazie ad un processo chiamato [[Litografia (elettronica)|litografia]].

Il processo di litografia si sviluppa in varie fasi.

Dapprima la superficie del wafer viene rivestita con un materiale chiamato photoresist (PR); tale strato viene poi esposto selettivamente a radiazione quale luce ultravioletta, raggi X, fascio elettronico. La selezione dell'area da irragare avviene mediante l'uso di una maschera sulla quale è stato precedentemente realizzato il pattern che si vuole conferire al layer sul substrato di silicio, e che è trasparente ovunque tranne nelle zone sulle quali sono state realizzate le forme dello schema, oppure, nel caso di uso di un fascio ionico, utilizzando un cannone, controllato da un opportuno software, simile a quelli presenti nei cinescopi dei televisori. In questo ultimo caso si parla di elettrolitografia, mentre quando si fa uso di radiazione luminosa si parla di fotolitografia.

Dapprima la superficie del ''wafer'' viene rivestita con un materiale chiamato ''PhotoResist'' (PR); tale strato viene poi esposto selettivamente a radiazioni quali [[Radiazione ultravioletta|luce ultravioletta]], [[raggi X]], [[fascio ionico]] o fascio elettronico. La selezione dell'area da irraggiare avviene mediante l'uso di una maschera sulla quale è stato precedentemente realizzato il ''pattern'' che si vuole conferire al ''layer'' sul substrato di silicio, e che è trasparente ovunque tranne nelle zone sulle quali sono state realizzate le forme dello schema, oppure, nel caso di uso di un [[fascio ionico]], utilizzando un [[cannone a ioni|cannone]], controllato da un opportuno [[software]], simile a quelli presenti nei [[Tubo catodico|cinescopi]] dei [[Televisore|televisori]]. In quest'ultimo caso si parla di elettrolitografia, mentre quando si fa uso di [[Radiazione ultravioletta|luce ultravioletta]] si parla di fotolitografia.

Quando il photoresist viene bombardato da una opportuna radiazione, esso polimerizza. Dopo l'esposizione il PR è soggetto a sviluppo (come una pellicola fotografica) che distrugge le zone esposte alla radiazione o quelle in ombra a seconda che si sia usato un PR positivo o negativo. Il primo, infatti, lascia attaccare le zone polimerizzate, il secondo, al contrario, quelle non polimerizzate ottenendo le forme duali a quelle ottenute con il primo PR citato. Solitamente lo svilupo consta di tre attacchi acidi: nel primo si scava nel PR fino allo strato di ossido, nel secondo si giunge fino al silicio sottostante e con l'ultimo viene asportato il photoresist residuo.

Quando il ''photoresist'' viene bombardato da un'opportuna radiazione, esso [[polimerizzazione|polimerizza]]. Dopo l'esposizione il PR è soggetto a sviluppo (come una pellicola fotografica) che distrugge le zone esposte alla radiazione o quelle in ombra a seconda che si sia usato un PR positivo o negativo. Il primo, infatti, lascia attaccare le zone polimerizzate, il secondo, al contrario, quelle non polimerizzate ottenendo le forme duali a quelle ottenute con il primo PR citato. Solitamente lo sviluppo consta di tre attacchi acidi: nel primo si scava nel PR fino allo strato di ossido, nel secondo si giunge fino al silicio sottostante e con l'ultimo viene asportato il ''photoresist'' residuo.

Il processo di rimozione del ''photoresist'' è un processo [[Isotropia|isotropo]] e per questa ragione può avvenire il fenomeno del "sotto attacco" o ''under etching'' durante il quale viene scavato anche ciò che si trova sotto il ''resist''.

I processi di ''etching'' generalmente si dividono in quelli completamente isotropi, che fanno uso di reagenti chimici (attacco acido) e che vengono chiamati ''wet etching'', e quelli completamente anisotropi chiamati ''dry etching''. Questi ultimi utilizzano agenti ossidanti e riducenti, prodotti da gas di processo [[ionizzazione|ionizzati]] mediante una scarica di [[plasma (fisica)|plasma]]. Per questo motivo si parla di ''plasma etching''.

Quest'ultimo tipo di ''etching'', oltre all'isotropia, è caratterizzato dall'essere più lento del primo, dall'avere un buon controllo, una più alta risoluzione e un maggiore costo di realizzazione rispetto a quello di tipo ''wet'' che dal canto suo permette di ottenere superfici più lisce.

Segue la fase di taglio del ''wafer'' nei singoli ''dice''.<ref>Qualche dettaglio sull'operazione di taglio del ''wafer'': {{cita web

|url=http://www.elettronicanews.it/articoli/0,1254,40_ART_1338,00.html?lw=40;3

|titolo=COB e CIRCUITI IBRIDI - Dal wafer al die attach

|editore=Elettronica News

|data=27 luglio 2009

|accesso=30 luglio 2021

|urlarchivio=https://archive.is/20130413041105/http://www.elettronicanews.it/articoli/0,1254,40_ART_1338,00.html

|dataarchivio=13 aprile 2013

}}.</ref>

A questo punto i chip prodotti vengono controllati. Si definisce resa il rapporto tra il numero di ''dice'' funzionanti e quello di ''dice'' totali prodotti. Tale valore nelle moderne fabbriche è anche superiore al 90%.

I ''dice'' vengono fissati all'interno dei contenitori (processo di ''die-packaging'') e collegati ai terminali metallici del ''package'' (processo di ''[[wire bonding]]'') con filo metallico più sottile di un [[Capelli|capello]], variabile da circa 15 [[Micrometro (unità di misura)|μ]]<nowiki/>m a circa 250&nbsp;[[Micrometro (unità di misura)|μ]]<nowiki/>m<ref name=siliconfareast>Per il diametro e i metalli delle connessioni vedi:

* {{cita web

|url=http://www.siliconfareast.com/wires.htm

|titolo=Bonding Wires

|editore=www.siliconfareast.com

|data=2005-2007

|lingua=en

|accesso=2 agosto 2009

}}

* {{cita web

|url=http://www.elettronicanews.it/articoli/0,1254,40_ART_1338,00.html?lw=40;3

|titolo=COB e CIRCUITI IBRIDI - Die bonding

|editore=Elettronica News

|data=27 luglio 2009

|accesso=30 luglio 2021

|urlarchivio=https://archive.is/20130413041105/http://www.elettronicanews.it/articoli/0,1254,40_ART_1338,00.html

|dataarchivio=13 aprile 2013

}}</ref>,

di diversi materiali: [[oro]], [[alluminio]]<ref>{{cita web

|url= http://www.coininginc.com/aluminum_and_silicon_ribbon.asp

|titolo= Microelectronics Interconnect Materials: Bonding Wire and Ribbon - Aluminum and Silicon Aluminum Wire & Ribbon

|editore= Coining, Inc

|anno= 2009

|lingua= en

|accesso= 29 luglio 2009

|dataarchivio= 20 marzo 2014

|urlarchivio= https://web.archive.org/web/20140320083322/http://www.coininginc.com/aluminum_and_silicon_ribbon.asp

|urlmorto= sì

}}</ref>

o [[rame]].<ref name= siliconfareast/><ref>Il rame tende ad ossidarsi facilmente durante il surriscaldamento in fase di saldatura, per cui l'operazione deve essere fatta in atmosfera di [[azoto]]; l'oro non presenta questo problema.</ref>

I terminali del ''package'' sono il tramite con cui il ''die'' può comunicare con il circuito in cui verrà inserito.

== Note ==

<references/>

== Voci correlate ==

* [[Circuito integrato]]

* [[Wafer (elettronica)]]

* [[Package (elettronica)]]

== Altri progetti ==

Il processo di rimozione del photoresist è un processo isotropo e per questa ragione può avvenire il fenomeno del sotto attacco o under etching nel durante il quale viene scavato anche ciò che si trova sotto il resist.

{{Interprogetto|preposizione=sul}}

I processi di etching generalmente si dividono in quelli completamente isotropi, che fanno uso di reagenti chimci (attacco acido) e che vengono chiamati wet etching, e quelli completamente anisotropi chiamati dry etching. Questi ultimi utilizzano agenti ossidanti e riducenti prodotti da gas di processo ionizzati mediante una scarica di [[plasma]]. Per questo motivo si parla di plasma etching.

== Collegamenti esterni ==

Questo ultimo tipo di etching, oltre all'isotropia, è caratterizzato dall'essere più lento del primo, dall'avere un buon controllo, una più alta risoluzione e un più alto costo di realizzazione rispeto a quello di tipo wet che dal canto suo permette di ottenere superfici con una rugosità più bassa.

=== Audio video ===

* {{cita web|1=http://www.appliedmaterials.com/HTMAC/animated.html|2=Una presentazione del processo di realizzazione di un circuito integrato della Applied Materials Inc.|lingua=en|accesso=15 febbraio 2008|urlarchivio=https://web.archive.org/web/20080221003049/http://www.appliedmaterials.com/HTMAC/animated.html|dataarchivio=21 febbraio 2008|urlmorto=sì}}

{{Controllo di autorità}}

A questo punto i chip prodotti vengono controllati.

{{portale|elettronica|scienza e tecnica}}

Si definisce resa il rapporto tra il numero di dice funzionanti e quello di dice totali prodotti. Tale valore nelle moderne fabbriche è anche superiore al 90%.

I dice vengono montati all'interno dei contenitori detti '''package''' (processo di ''packaging'') e collegati ai piedini del package (processo di ''bonding''). I piedini sono il tramite con cui il die può comunicare con la scheda su cui verrà montato.

[[Categoria:ElettronicaDispositivi elettronici]]