POWER5: differenze tra le versioni

Versione delle 21:22, 16 apr 2010

Versione attuale delle 20:51, 21 gen 2023

(13 versioni intermedie di 10 utenti non mostrate)

Riga 1:

{{CPU

[[File:Power5.jpg|thumb|280px|POWER5 MCM con quattro processori e 36 MB di cache estera di terzo livello.]]

| name = POWER5

[[File:Power5+.jpg|thumb|280px|Modulo processore dell'IBM i5 system, contenente un POWER5+ DCM.]]

| produced-start = 2004

Il '''POWER5''' è un [[microprocessore]] a 64 bit sviluppato da [[IBM]]. Il processore è l'evoluzione del [[POWER4]]. Le principali innovazioni sono state il supporto del [[Simultaneous multithreading]] (SMT) e il controller della memoria integrato nel processore. Ogni CPU gestisce due [[Thread (informatica)|thread]], il processore è un chip multi core con due CPU e quindi è in grado di gestire quattro thread contemporaneamente. Il POWER5 è incapsulato in un package [[DCM]] con un processore [[dual core]] o in un package [[Multi-Chip Module]] (MCM) con quattro processori dualcore per modulo. Il POWER5+ (presentato nel terzo quarto del 2005) in un package [[QCM]] è formato da due processori dualcore.

| produced-end =

|image = Power5.jpg

[[File:Power5.jpg|thumb|280px|caption = POWER5 MCM con quattro processori e 36 MB di cache esteraesterna di terzo livello.]]

| slowest = 1.5 GHz

| fastest = 2.3 GHz

| slow-unit =

| fast-unit =

| size-from = 130

| size-to = 90

| designfirm = IBM

| brand1 =

| arch = [[PowerPC]]

| microarch = PowerPC v.2.02

| numcores = 2

| l1cache = 32+32 KB/core

| l2cache = 1.875 MB/chip

| l3cache = 36 MB/chip (off-chip)

| application =

}}

[[File:Power5+.jpg|thumb|280pxupright=1.4|Modulo processore dell'IBM i5 system, contenente un POWER5+ DCM.]]

Il '''POWER5''' è un [[microprocessore]] a 64 bit sviluppato da [[IBM]]. Il processore è l'evoluzione del [[POWER4]]. Le principali innovazioni sono state il supporto del [[Simultaneous multithreading]] (SMT) e il controller della memoria integrato nel processore. Ogni CPU gestisce due [[Thread (informatica)|thread]], il processore è un chip multi core con due CPU e quindi è in grado di gestire quattro thread contemporaneamente. Il POWER5 è incapsulato in un package [[DCM]] con un processore [[dual core]] o in un package [[Multi-Chip Module]] (MCM) con quattro processori dualcore per modulo. Il POWER5+ (presentato nel terzo quarto del 2005) in un package [[QCM]] è formato da due processori dualcore.

== Voci correlate ==

Riga 7 ⟶ 28:

* [[IBM POWER]]

* [[PowerPC]]

== Altri progetti ==

{{interprogetto}}

== Collegamenti esterni ==

* {{en}} [http://www.realworldtech.com/page.cfm?ArticleID=RWT100404214638 Real World Technologies: Sizing up the Super Heavyweights], a comparison and analysis of the POWER5 and Montecito, that explains the major changes between the POWER4 to the POWER5, along with performance estimates

{{Portale|informatica}}

[[Categoria:Microprocessori IBM]]

[[Categoria:Architettura Power]]

[[ar:باور5]]

[[en:POWER5]]

[[es:POWER5]]

[[fr:POWER5]]

[[ja:POWER5]]

[[nl:POWER5]]

[[pt:POWER5]]

[[ru:POWER5]]