Intel Core Microarchitecture: differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
m ., typos fixed: e . → e. |
fix |
||
| (8 versioni intermedie di 8 utenti non mostrate) | |||
Riga 1:
{{F|microprocessori|luglio 2010}}
Con il nome '''Intel Core Microarchitecture''' viene identificata l'[[Microarchitettura|architettura]] di ottava generazione sviluppata per i [[processore|processori]] [[Intel]] come sostituta della vecchia [[NetBurst]] che era alla base dei [[Pentium 4]] e [[Pentium D]].
Line 9 ⟶ 10:
La prima versione della piattaforma "Core" era basata su processori [[dual core]] costruiti a [[65 nm]]. Successivamente, a fine [[2007]] sono arrivati i primi processori a [[45 nm]], [[Penryn (computer)|Penryn]], [[Wolfdale]] e [[Yorkfield]] che continuano ad essere basati sull'architettura "Core", sebbene in una versione rivista e migliorata, chiamata da Intel come "'''Enhanced Intel Core Microarchitecture'''".
La nuova architettura "Core" ha visto l'introduzione di 6 grandi innovazioni rispetto al passato, descritte brevemente di seguito; per alcune di queste non si tratta in realtà di un vero e proprio "debutto", in quanto erano state testate anticipatamente nel progetto [[Core Duo]] [[Yonah]], predecessore di [[Merom (microprocessore)|Merom]] nello sviluppo della piattaforma [[Centrino Duo]]. Attraverso l'architettura "Core" però esse sono state ulteriormente rifinite così da poter trovare la propria collocazione definitiva in un progetto di ampie dimensioni.
[[File:Intel Core2 arch.svg|thumb|upright=1.4|Architettura Core 2]]
Attraverso questa tecnologia è possibile eseguire più istruzioni per [[ciclo di
All'interno di questa tecnologia ne trova posto anche un'altra chiamata "''Macro-Fusion''" che consente, secondo Intel, di unire tra loro alcune istruzioni per ottenere un'elaborazione più veloce. In pratica se su 10 istruzioni processate, 2 possono essere fuse tra loro, il processore eseguirà 8 istruzioni "semplici" e una aggregata attraverso proprio la tecnica "Macro-Fusion", ottenendo un aumento di prestazioni di circa il 10%.
Le operazioni svolte dai set di istruzioni [[SIMD]] che Intel ha sviluppato nel corso degli anni e che sono stati implementati anche nell'architettura "Core", vale a dire [[MMX]], [[Streaming SIMD Extensions|SSE]], [[SSE2]] e [[SSE3]], sono state ulteriormente velocizzate. Ora è possibile eseguire le istruzioni a [[128 bit]] (in realtà vengono uniti 4 elementi vettoriali a [[32 bit]] in un unico blocco da 128 bit) SSE, SSE2 e SSE3 in un solo ciclo di clock, grazie alla presenza di ben 3 [[Arithmetic Logic Unit|ALU]] (Arithmetical Logical Unit).
Anche in questo caso si tratta di una tecnologia che Intel ha testato già con il processore Yonah; La [[cache]] L2 di un processore [[dual core]] viene finalmente condivisa da ciascun core. I vantaggi di tale tecnologia sono molteplici, infatti se da una parte viene minimizzato il traffico di dati sul [[Bus (informatica)|bus]] rispetto ad una soluzione dual core a 2 cache separate, dall'altra consente ad un core di utilizzare l'intera cache nel caso in cui l'altro core fosse al momento inattivo, cosa che può facilmente accadere con tutte quelle applicazioni che non sono in grado di sfruttare la presenza di più di un core in un sistema. Un altro vantaggio che deriva da questo tipo di implementazione è l'impossibilità che uno stesso dato possa essere duplicato nella cache L2, cosa che poteva accadere con i Pentium D dove le cache, essendo separate per ciascun core, potevano contenere dati replicati.
La presenza di una cache L2 unificata di grandi dimensioni richiede una maggiore attenzione nel suo sfruttamento per non limitarne l'efficienza. Un processore dual core basato sulla nuova architettura integra 8 unità [[prefetch]]er: più precisamente, si tratta di 2 ''data prefetcher'' e 1 ''istruction prefetcher'' per ciascun core e altri 2 prefetcher come parte della cache L2 condivisa. Lo scopo del prefetcher è quello di leggere i dati all'interno di un'unità ad alto livello usando un algoritmo invasivo. Questo è progettato per fornire dati che devono essere forniti velocemente, riducendo le latenze e incrementando l'efficienza. I prefetchers di memoria monitorizzano costantemente i modelli d'accesso di memoria, tentando di prevedere se qualche dato possa essere inserito nella cache L2, nel caso in cui questi dati possano essere richiesti successivamente.
Attraverso altri miglioramenti vari, si è potuto ottenere un generale abbassamento delle latenze di accesso alla memoria [[RAM]]: accade spesso infatti, che il caricamento delle istruzioni debba attendere l'esecuzione di altre istruzioni. Il cosiddetto "''Memory Disambiguation Predictor''" dovrebbe limitare al massimo la possibilità di ambiguità della memoria in modo da sfruttare meglio la pipeline ed evitare svuotamenti a causa di dati non ancora disponibili. Si tratta di una innovazione che va a risolvere un vero [[Tallone di Achille|tallone d'Achille]] della precedente architettura NetBurst.
Anche per questa caratteristica Intel non ha rivelato dettagli molto esaurienti: in generale, il suo scopo è quello di ottimizzare ulteriormente il processo che regola la distribuzione del lavoro sui due core in modo da sfruttare tutta la potenza di calcolo a disposizione solo se questa viene effettivamente richiesta dal sistema.
In questo caso non si tratta di una vera e propria novità, infatti tale tecnologia, conosciuta come [[EM64T]] era già stata introdotta da Intel con i Pentium 4 Prescott. Per la prima volta però, l'elaborazione di codice a [[64 bit]] è possibile in tutti i settori di mercato, compreso quello mobile.
Line 48 ⟶ 50:
== Enhanced Core Microarchitecture ==
Con l'arrivo della produzione di chip a [[45 nm]], conosciute anche come appartenenti alla famiglia Penryn (sebbene Penryn sia in realtà il nome della versione mobile, e non il nome in codice dell'intera revisione dell'architettura), sono state introdotte alcune migliore all'architettura "Core" che, per l'occasione, è stata identificata da Intel come "''Enhanced Core Microarchitecture''". Tra queste si possono evidenziare le seguenti:
* '''Nuovo Divider Radix-16''': velocizza le applicazioni di calcolo scientifico in cui sono particolarmente frequenti elaborazione legate alle divisioni. Rispetto all'architettura originale è possibile processare 4 [[
* '''Operazioni di [[virtualizzazione]] migliorate''': la tecnologia di virtualizzazione [[Vanderpool]] ha subito un'ottimizzazione in modo da velocizzare le modalità attraverso le quali il processore passa da una [[macchina virtuale]] all'altra, con incrementi prestazionali che dovrebbero variare dal 25% al 75% a seconda del tipo di applicazioni.
* '''Nuove istruzioni SSE4''': inizialmente previste già per la prima generazione di processori basati su architettura "Core", il set di istruzioni [[SSE4]] è stato successivamente rimandato ai processori a 45 nm. Si tratta di istruzioni che consentono di migliorare notevolmente le prestazioni in ambito multimediale soprattutto nella codifica/decodifica di flussi video ad alta definizione. Più precisamente sono state implementate solo 47 delle 54 istruzioni previste dal set SSE4 vero e proprio e per questo motivo Intel indica le nuove istruzioni inserite nelle evoluzioni a 45 nm dell'architettura Core, come SSE4.1 (dove. 1 indica la prima versione); l'intero set delle istruzioni, indicato come SSE4.2 verrà incorporato solo nella futura architettura [[Nehalem (hardware)|Nehalem]], successiva alla Core.
Line 61 ⟶ 63:
== Differenza di prestazioni rispetto a NetBurst ==
Il settore in cui Intel soffriva di più il confronto con la rivale [[Advanced Micro Devices|AMD]] in termini di efficienza, era quello desktop e proprio in questo settore si ha avuto la maggior rivoluzione con l'adozione della nuova architettura. I nuovi processori Core 2 Duo [[Conroe (microprocessore)|Conroe]] hanno dimostrato un salto prestazionale di ben il 40% rispetto alla [[CPU]] Pentium D 950 (ovvero la più veloce CPU NetBurst, basata su [[
In ambito mobile, la differenza del nuovo processore Core 2 Duo [[Merom (microprocessore)|Merom]] rispetto al predecessore [[core Duo]] [[Yonah]] erano meno marcate, dato che quest'ultimo anticipava già alcune caratteristiche poi implementate nella nuova architettura, ma comunque si è riscontrato un aumento di prestazioni di circa il 20% rispetto ad un Core Duo T2600, a parità di consumo energetico.
In ambito server, Intel ha mantenuto in vita il marchio [[Xeon]] pur cambiando architettura. I nuovi Xeon basati su core [[Woodcrest (hardware)|Woodcrest]], sono stati in grado, in particolari ambiti, di aumentare le prestazioni anche dell'80% rispetto ad un modello Xeon 2,8 GHz con core [[Paxville (hardware)|Paxville]], riducendo contemporaneamente il consumo massimo di circa il 35%.
== Considerazioni sull'abbinamento "Processo produttivo/Architettura" di Intel ==
A partire dall'introduzione dell'architettura Core, successiva alla [[NetBurst]] e avvenuta a metà [[2006]], Intel ha dichiarato l'intenzione di presentare una nuova architettura ogni 2 anni, in modo da poter tenere il passo con la famosa [[Legge di Moore]]. Per aumentare le prestazioni di una CPU mantenendone sotto controllo anche il consumo energetico è necessario non solo ottimizzarne l'architettura, ma anche realizzare i nuovi dispositivi con processi produttivi sempre più raffinati.
Per limitare gli imprevisti delle innovazioni tecnologiche necessarie al rinnovamento generazionale dei propri processori, a partire dagli inizi del [[2006]] Intel ha iniziato a seguire una strategia denominata "[[Intel Tick-Tock|Tick-Tock]]": prima viene introdotta una nuova tecnologia produttiva sulla base di un'architettura già collaudata (la fase "''Tick''") e in seguito, quando tale tecnologia è in grado di fornire [[resa produttiva|rese]] elevate, la si adotta per produrre una nuova architettura
I primi esponenti di questa nuova filosofia di progetto, furono i processori [[Pentium D]] [[Presler]] (che avevano praticamente la stessa architettura dei precedenti [[Smithfield (informatica)|Smithfield]]) con cui venne introdotto il processo produttivo a [[65 nm]] (fase "''Tick''"). Dopo aver collaudato la nuova tecnologia costruttiva con queste CPU, Intel passò alla nuova architettura Core dei [[Core 2 Duo]], prodotta sempre a 65 nm (fase "''Tock''").
Line 82 ⟶ 86:
Questa metodologia di sviluppo, nelle intenzioni di Intel, minimizza i rischi propri dell'adozione di una nuova tecnologia produttiva con un'architettura a sua volta completamente nuova, consentendo ai progettisti di concentrarsi, ad anni alterni, sulla risoluzione di una sola classe di problemi.
▲{{Vedi anche|Intel Tick-Tock}}
== Processori basati su architettura "Core" ==
Line 161 ⟶ 163:
== Roadmap ==
{{Roadmap processori Intel}}
== Voci correlate ==
* [[Microarchitettura]]
* [[NetBurst]]
* [[Intel
{{Portale|informatica}}
[[Categoria:
| |||