CMOS: differenze tra le versioni

Versione delle 10:27, 17 mar 2017

Versione attuale delle 21:40, 18 ott 2025

(38 versioni intermedie di 28 utenti non mostrate)

Riga 1:

{{nota disambigua|il sensore d’immagine|Sensore CMOS}}

{{F|componenti per computer|arg2=elettronica|marzo 2013|Nessuna fonte}}

[[File:CMOS Inverterinverter.svg|thumb|upright=1.0|Circuito semplificato dell'[[invertitore]] a tecnologia CMOS]]

Il '''CMOS''', acronimo di '''complementary metal-oxide semiconductor''', è un tipo di tecnologia utilizzata in [[elettronica]] per la progettazione di [[circuito integrato|circuiti integrati]], alla cui base sta l'uso dell'[[invertitore]] a [[transistor]] [[MOSFET]]. Si tratta di una struttura circuitale costituita dalla serie di una rete di "Pull-Up" ed una di "Pull-Down": la prima s'incarica di replicare correttamente il livello logico alto '''LL1''' mentre alla seconda è destinata la gestione del livello logico basso '''LL0'''.

In [[informatica]] ed [[elettronica]] un '''CMOS''' ([[acronimo]] dell'[[Lingua inglese|inglese]] ''Complementary Metal-Oxide-Semiconductor'', {{Lett|metallo-ossido-semiconduttore complementare}}) è un tipo di tecnologia utilizzata in [[elettronica digitale]] per la progettazione di [[circuito integrato|circuiti integrati]], alla cui base sta l'uso dell'[[invertitore]] a [[transistor]] [[MOSFET]].

La rete di Pull-Up è costituita di soli '''[[MOSFET|P-MOS]]''', ovvero transistor metallo-ossido-semiconduttore (MOSFET) a effetto di campo che si "accendono" solo se la tensione presente al loro ''gate'' (misurata rispetto al loro ''source'') è minore della loro [[tensione di soglia]], che per questi particolari componenti equivale a metà tensione di alimentazione. Inversamente la rete di Pull-Down è costituita di soli '''[[MOSFET|N-MOS]]''', ovvero MOSFET che si accendono solo se la tensione presente al loro gate (misurata rispetto al loro source) è maggiore della loro tensione di soglia. Il circuito CMOS venne inventato da Frank Wanlass nel 1967.

== Descrizione ==

Per comprendere come sia strutturata la tecnologia CMOS può risultare utile osservare una porta logica NOT realizzata con tecnologia CMOS. Si può notare come, nell'eventualità che il segnale d'ingresso sia a LL1, sia il solo N-MOS ad attivarsi portando l'uscita a LL0. Inversamente, con l'ingresso a LL0, è il solo P-MOS ad attivarsi portando l'uscita a LL1. Particolarità di questa porta logica è di avere lo swing logico pieno, cioè pari alla massima tensione applicata, Vcc; inoltre né la rete di pull-up né la rete di pull-down soffre di effetto body. La componentistica realizzata in questa tecnologia è caratterizzata da un consumo di corrente estremamente basso.

Si tratta di una struttura circuitale costituita dalla serie di una rete di "Pull-Up" ed una di "Pull-Down": la prima s'incarica di replicare correttamente il livello logico alto '''LL1''' mentre alla seconda è destinata la gestione del livello logico basso '''LL0'''.<ref>{{Cita web|url=https://www.circuitbread.com/ee-faq/what-is-cmos-technology|titolo=What is CMOS Technology?|sito=CircuitBread|data=2020-11-18|lingua=en|accesso=2024-01-04}}</ref>

Tale topologia circuitale e produttiva fu inventata da [[Frank Wanlass]] e [[Chih-Tang Sah]] nel 1963 e la prima famiglia strutturata successiva alle produzioni paraprototipali fu la [[Serie 4000]] lanciata dalla RCA nel 1968 e presto divenuta standard.

== Caratteristiche ==

[[File:Cmos impurity profile.PNG|thumb|left|Sezione trasversale di due transistor in una porta CMOS]]

La rete di Pull-Up è costituita dida soli '''[[MOSFET|P-MOS]]''', ovvero transistor metallo-ossido-semiconduttore (MOSFET) a effettocanale di campoP]], che si "accendono" solo se la tensione presente al lorosul ''gate'' (misurata rispetto al loro ''source'') è minore della loro [[tensione di soglia]], che per questi particolari componenti equivale a metà tensione di alimentazione. Inversamente la rete di Pull-Down è costituita dida soli '''[[MOSFET|N-MOS]]''', ovveroa MOSFETcanale N che si accendono solo se la tensione presente al lorosul ''gate'' (misurata rispetto al loro ''source'') è maggiore della loro tensione di soglia. Il circuito CMOS venne inventato da Frank Wanlass nel 1967.

[[File:CMOS fabrication process.svg|thumb|upright=0.75|Processo semplificato di microfabbricazione.<br/>NB: i contatti di ''gate'', ''source'' e ''drain'' non sono realmente sullo stesso piano, e il diagramma non è in scala.]]

Per comprendere come sia strutturata la tecnologia CMOS può risultare utile osservare una porta logica NOT realizzata con tecnologia CMOS. Si può notare come, nell'eventualità che il segnale d'ingresso sia a LL1, sia il solo N-MOS ad attivarsi portando l'uscita a LL0. Inversamente, con l'ingresso a LL0, è il solo P-MOS ad attivarsi portando l'uscita a LL1. Particolarità di questa porta logica è di avere louna swingdinamica logicologica pienod'uscita piena, cioè pari alla massima tensione applicata, Vcc; inoltre né la rete di pull-up né la rete di pull-down soffre di effetto body. La componentistica realizzata in questa tecnologia è caratterizzata da un consumo di corrente estremamente basso.

=== Caratteristiche ===

[[File:Cmos impurity profile-en.PNGsvg|thumb|left|upright=1.0|Sezione trasversale di due transistor in una porta CMOS]]

[[File:CMOS fabrication process.svg|thumb|upright=0.758|Processo semplificato di microfabbricazione.<br/>NB: i contatti di ''gate'', ''source'' e ''drain'' non sono realmente sullo stesso piano, e il diagramma non è in scala.]]

Uno dei principali vantaggi della logica CMOS è di avere una potenza statica dissipata idealmente nulla: questa caratteristica è dovuta alla [[complementarità]] del [[pull-down]] (n-Mos) e del [[pull-up]] (p-Mos); ossia, quando è acceso il pull-up, è spento il pull-down, e viceversa.

In realtà ci sono piccole correnti di perdita (per caricare/scaricare le capacità parassite, la corrente di cortocircuito durante la commutazione di stato, per perdite alle giunzioni e per le correnti di sottosoglia), trascurabili se il numero dei MOS è relativamente piccolo, ma che può diventare particolarmente sentito, in particolare le correnti di sottosoglia sono responsabili di circa la metà della dissipazione di potenza nelle attuali realizzazioni [[VLSI]].

=== Elementi base ===

Dimensionando opportunamente i due MOS (simmetrici dal punto di vista funzionale) è possibile avere una curva caratteristica simmetrica, soluzione ottima per avere il [[margine di immunità ai disturbi]] (''Noise Margin'') il più elevato possibile. Il tratto di caratteristica ad alto guadagno è indipendente dal rapporto tra i fattori di forma dei due MosMOS (''ratioless'').

Gli elementi base per costruire qualsiasi circuito digitale sono:

Riga 23 ⟶ 30:

Ogni funzione logica binaria può essere espressa in termini di questi due operatori.

=== FSI e BSI ===

Originariamente i CMOS hanno una struttura del tipo FSI (''front side illumination''), dove lo strato di silicio (fotosensori) è posto in fondo, mentre con la disposizione BSI (''backside illumination'') dato che lo strato di silicio è posto sopra gli strati metallici (servono al fotodiodo per convertire i fotoni della luce in elettroni, quindi in segnali elettrici), il che permette una maggiore sensibilità alla luce e per via della disposizione anche una maggiore fedeltà al colore (minori contaminazioni dei pixel adiacenti) e possibilità di adoperare ottiche più compatte.<ref>[{{Cita web |url=http://www.techup.it/news/arriva_un_nuovo_tipo_di_sensore_cmos-0550 |titolo=Arriva un nuovo tipo di sensore CMOS] |accesso=12 febbraio 2016 |urlarchivio=https://web.archive.org/web/20160216090828/http://www.techup.it/news/arriva_un_nuovo_tipo_di_sensore_cmos-0550 |dataarchivio=16 febbraio 2016 |urlmorto=sì }}</ref>

== Potenza dinamica dissipata da un CMOS ==

Si possono identificare due tipi di dissipazioni di potenza dinamica:

* Potenza di cortocircuito

Riga 33 ⟶ 40:

=== Potenza di cortocircuito ===

[[File:Pot dinamica media(Vi,Id,t).jpg|thumb|upright=1.4|Grafico della <math>V_i</math> e <math>I_d</math> rispetto al tempo della logica CMOS]]

TrascuriamoTrascurando la capacità parassita <math>C_l</math> e consideriamo un segnale di ingresso che comprenda un fronte di salita e uno di discesa, tenendo presente il ritardo di propagazione (<math>t_r</math> e <math>t_f</math> sono non nulli).

Dall'istante <math>t_a</math> a <math>t_c</math> e da <math>t_d</math> a <math>t_f</math> la corrente non è nulla in quanto sia il PU che il PD sono accesi.

Quindi la potenza avrà un valore non nullo in quei punti; ricordiamo che la potenza dinamica è:

[[File:Pot dinamica media(Vi,Id,t).jpg|thumb|upright=1.4|Grafico della <math>V_i</math> e <math>I_d</math> rispetto al tempo della logica CMOS]]

:<math>P_d = V_{dd} *\, I_d \ </math>

Quindi calcoliamo la [[potenza attiva]]:

:<math>\langle P_d \rangle = \frac {1}{T} \left [ \int_{t_a}^{t_b} P_d \operatorname dt + \int_{t_b}^{t_c} P_d \operatorname dt + \int_{t_d}^{t_e} P_d \operatorname dt + \int_{t_e}^{t_f} P_d \operatorname dt \right ] =</math>

Riga 52 ⟶ 60:

:<math>I_{dn,sat} = I_{dp,sat} \ </math>

Si ottiene

Si viene ad avere

:<math>\langle P_d \rangle= \frac {4 V_{dd}}{T} \left [ \int_{t_a}^{t_b} \frac {\beta_n}{2} (V_{gsn}(t) - V_{tn})^2 \operatorname dt \right ]</math>

Riga 68 ⟶ 76:

:<math>\langle P_d \rangle = \beta * t_r * \frac {V_{dd}^3}{12 T} \left [ 1 - \frac {2V_{tn}}{V_{dd}} \right ]</math>

[[File:Pot dinamica media(Vo,Vi,Id).jpg|thumb|upright=1.4|Grafico della <math>V_o</math> e <math>I_d</math> rispetto a <math>V_i</math> della logica CMOS]]

Facendo l'ipotesi <math>V_{dd}>>V_{tn}</math>

:<math>\langle P_d \rangle = \beta * t_r * \frac {V_{dd}^3}{12T} </math>

[[File:Pot dinamica media(Vo,Vi,Id).jpg|thumb|upright=1.4|Grafico della <math>V_o</math> e <math>I_d</math> rispetto a <math>V_i</math> della logica CMOS]]

Nota: Dipende:

Riga 89 ⟶ 98:

:<math>\langle P_d \rangle = P_n + P_p + P_c = P_n + P_p \ </math>

==NoteSviluppi==

Nell'ottobre 2025 sono stati presentati i primi chip al silicio che integrano la stabilità di quest'ultimo con la rapidità dei materiali 2D.<ref>{{cita web |url=https://www.hdblog.it/hardware/articoli/n634878/chip-2d-silicio-fudan/|titolo=Dalla Cina il primo chip 2D ibrido con silicio: 94% di resa e prestazioni record|data=15 ottobre 2025}} </ref><ref>{{Cita pubblicazione|nome=Chunsen|cognome=Liu|nome2=Yongbo|cognome2=Jiang|nome3=Boqian|cognome3=Shen|data=2025-10-08|titolo=A full-featured 2D flash chip enabled by system integration|rivista=Nature|pp=1–8|lingua=en|accesso=2025-10-18|doi=10.1038/s41586-025-09621-8|url=https://www.nature.com/articles/s41586-025-09621-8}}</ref>

== Note ==

<references />

== Bibliografia ==

*{{Cita testo|titolo=Guida ai CMOS – Fondamenti, circuiti ed esperimenti|url=https://archive.org/details/guidaaicmosfondamenticircuitiedesperimenti|autore=Howard M. Berlin|editore=Gruppo Editoriale Jackson|anno=1980|ISBN=}}

== Voci correlate ==

Riga 99 ⟶ 114:

* [[Dispositivo a carica accoppiata]]

* [[Serie 4000]]

* [[Sensore a pixel attivi]]

== Altri progetti ==

{{interprogetto|commonswikt=Category:CMOS|preposizione=sul}}

== Collegamenti esterni ==

{{Componenti elettronici}}

* {{Collegamenti esterni}}

* {{FOLDOC|Complementary Metal Oxide Semiconductor|Complementary Metal Oxide Semiconductor}}

{{Componenti elettronici}}

{{Portale|elettronica|elettrotecnica|informatica}}

{{Controllo di autorità}}

{{Portale|elettronica|elettrotecnica|informatica|scienza e tecnica}}

[[Categoria:Terminologia dell'elettronica]]