Intel Core Microarchitecture: differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
Aggiunte alcune nuove informazioni |
Aggiunte diverse nuove informazioni |
||
Riga 6:
L'architettura "Core" affonda le proprie radici nella filosofia alla base del progetto [[Banias]], il primo [[Pentium M]] delle piattaforme [[Centrino]], che è stato il primo progetto in cui Intel si è preoccupata di ottimizzare il consumo energetico pur mantenendo un elevato livello di prestazioni.
La prima versione della piattaforma "Core" è basata su processori [[dual core]] costruiti a [[65 nm]]. Successivamente, a fine [[2007]] arriveranno i primi processori a [[45 nm]], [[Penryn]], [[Wolfdale]] e [[Yorkfield]] che continueranno ad essere basati sull'architettura "Core", sebbene in una versione rivista e migliorata, chiamata da Intel come "Enhanced Intel Core Microarchitecture".
La nuova architettura "Core" vede l'introduzione di 6 grandi innovazioni rispetto al passato, descritte brevemente di seguito; per alcune di queste non si tratta in realtà di un vero e proprio "debutto", in quanto sono state testate anticipatamente nel progetto [[Core Duo]] [[Yonah]], predecessore di Merom nello sviluppo della piattaforma [[Centrino Duo]]. Attraverso l'architettura "Core" però esse sono state ulteriormente rifinite così da poter trovare la propria collocazione definitiva in un progetto di ampie dimensioni.
Riga 43:
==== Intel Deeper Sleep avanzata con Dynamic Cache Sizing ====
Consente di risparmiare energia spostando i dati della cache nella memoria di sistema durante i periodi di inattività per ridurre il voltaggio della CPU.
== Enhanced Core Microarchitecture ovvero... le migliorie introdotte con Penryn ==
Con l'arrivo della produzione di chip a [[45 nm]] della famiglia Penryn, verranno introdotte alcune migliore all'architettura "Core" che, per l'occasione, è stata identificata da Intel come "Enhanced Core Microarchitecture". Tra queste si possono evidenziare le seguenti:
* ''Nuovo Divider Radix-16'': dovrebbe velocizzare applicazioni di calcolo scientifico in cui sono particolarmente frequenti elaborazione legate alle divisioni. Rispetto all'architettura originale è possibile processare 4 [[bytes]] per ciclo di clock contro 2; dovrebbe essere migliorata anche la latenza di alcune operazioni in [[virgola mobile]].
* ''Operazioni di [[virtualizzazione]] migliorate'': la tecnologia di virtualizzazione Vanderpool subirà un'ottimizzazione in modo da velocizzare le modalità attraverso le quali il processore passa da una [[macchina virtuale]] all'altra, con incrementi prestazionali che dovrebbero variare dal 25% al 75% a seconda del tipo di applicazioni.
* ''Nuove istruzioni SSE4'': inialmente previste già per la prima generazione di processori basati su architettura "Core", il set di istruzioni [[SSE4]] è stato successivamente rimandato ai processori a 45 nm. Si tratta di istruzioni che consentono di migliorare notevolmente le prestazioni in ambito multimediale soprattutto nella codifica/decodifica di flussi video ad alta definizione.
* ''Aumento della cache L2 del 50%'': in tutti i prodotti della nuova generazione la [[cache]] L2 aumenterà del 50%, diventando di 6 MB nei dual core e 12 MB nei quad core.
* ''BUS fino a 1333 MHz'': sebbene introdotto anche nelle ultime evoluzioni dei core a 65 nm, sarà nei prodotti a 45 nm che il nuovo BUS a 1333 MHz troverà la sua collocazione definitiva consentendo, soprattutto nei quad core, di ridurre il collo di bottiglia nello scambio di informazioni tra i vari core e la RAM.
In più nelle versioni destinate all'impiego in ambito mobile:
* ''Nuova tecnologia "Deep Power Down"'' che, affiancandosi alla SpeedStep, dovrebbe portare il processore nella più ridotta condizione di consumo qualora il carico di lavoro richiesto fosse prossimo allo zero.
== Differenza di prestazioni rispetto a NetBurst ==
Line 114 ⟶ 124:
| Server
|- align="center" |
| Core 2 Extreme/Core 2 Quad
| [[Yorkfield]]
| Desktop
|- align="center" |
| Core 2 Duo
| [[Penryn]]
| rowspan="2" | 2
Line 124 ⟶ 134:
| Mobile
|- align="center" |
| Core 2 Duo
| [[Wolfdale]]
| Desktop/Server
Line 130 ⟶ 140:
== Architettura successiva ==
Come anticipato poco sopra, l'architettura "Core" non dovrebbe avere una vita lunga come la NetBurst; è previsto infatti che a circa 2 anni dalla sua adozione, quindi nel [[2008]] venga introdotta la nona generazione chiamata in codice [[Nehalem]] prodotta, almeno nella sua prima versione, utilizzando il processo produttivo a [[45 nm]] già collaudato con le ultime incarnazioni dell'architettura "Core".
== Voci correlate ==
Line 137 ⟶ 147:
* [[Nehalem]]
* [[Yonah]]
* [[Intel (approccio ciclo evolutivo cpu)]]
[[Categoria:Microprocessore]]
| |||