Reduced instruction set computer: differenze tra le versioni

Versione delle 01:05, 31 mar 2020

Versione delle 01:12, 31 mar 2020

Riga 87:

Il progetto [[Berkeley RISC]] iniziò nel [[1980]] sotto la direzione di [[David A. Patterson|David Patterson]]. Il progetto mirava ad ottenere elevate prestazioni tramite l'uso di pipeline e di molti registri gestiti con la tecnica della [[register window]]. In una normale CPU vi erano un numero ridotto di registri (8 o 16 era un numero comune) che erano accessibili a tutto il programma. Nella CPU progettata dal gruppo di Patterson i registri erano 128, ma il programma poteva accedere in ogni momento solamente a 8 di questi. Questa organizzazione permetteva di realizzare delle chiamate di sistema o dei cambi di contesto molto rapidi. In una CPU classica una chiamata di sistema imponeva al processore di salvare i registri in memoria per permettere alla procedura di avere i registri liberi; nella CPU di Patterson basta spostare l'indice della finestra per ottenere dei registri liberi senza salvare niente in memoria velocizzando notevolmente il tutto.

Il progetto RISC sviluppò il processore RISC-I nel 1982. Il processore era formato da 44.420{{formatnum:44420}} transistor, pochi rispetto agli oltre 100.000{{formatnum:100000}} utilizzati da alcuni CISC dell'epoca. Il RISC-I era dotato di sole 32 istruzioni, ma era più veloce di qualsiasi processore a singolo chip dell'epoca. Il suo successore, il RISC-II (1983), era addiritturaancora più piccolo, avevacon soloi 40.760suoi {{formatnum:40760}} transistor, 39 istruzioni ed era tre volte più rapido del RISC-I.

[[File:Pipeline MIPS.png|thumb|upright=1.4|Pipeline del processore MIPS]]

Nello stesso periodo [[John L. Hennessy]] iniziò un progetto simile chiamato [[Architettura MIPS|MIPS]] alla [[Stanford University]] nel 1981. Il progetto MIPS si concentrava sul realizzare un processore ove la pipeline fosse sempre operativa. La pipeline era già in uso allora su alcuni processori, ma il progetto MIPS sviluppò molte soluzioni che sono diventate di uso comune. Per ottenere una pipeline sempre piena era necessario garantire che le operazioni fossero sempre completate in un solo ciclo di clock da tutte le unità funzionali, quindi i progettisti decisero di eliminare dal processore tutte le istruzioni troppo lente anche se utili. Ad esempio il processore MIPS non prevedeva operazioni di moltiplicazione o divisione.

Il primo progetto di produrre una CPU su un singolo chip lo si deve all'IBM, che nel 1975 iniziò un progetto che fu di ispirazione per i gruppi successivi. Il progetto di ricerca ha portato allo sviluppo del processore [[IBM 801]]. L'801 venne prodotto su singolo chip nel 1981 con il nome di '''ROMP''', un acronimo che indica ''Research (Office Products Division) Mini Processor''. Come dice il nome, la CPU era progettata per svolgere compiti d'ufficio; nel 1986 l'IBM presentò l'[[IBM RT]] che non ebbe successo per le prestazioni non all'altezza delle aspettative. Nonostante tutto il progetto 801 ispirò molti altri progetti di ricerca, incluso il progetto [[POWER]] della stessa IBM.

Durante quegli anni i lavori sulle architetture RISC erano molto diffusi all'interno dei centri di ricerca. Il progetto svolto a Berkeley era talmente importante che spesso veniva utilizzato come sinonimo dell'intero paradigma RISC. Molte aziende erano inizialmente restie a investire sull'architettura RISC, dato che in un prodotto commerciale la ridotta efficienza della memoria avrebbe potuto compromettere le prestazioni dei processori. Comunque, nonostante alcune difficoltà iniziali, nel 1986 tutti i progetti RISC erano diventati prodotti commerciali e non si può negare che tutti i moderni processori RISC debbano molto al progetto del RISC-II.