Zero instruction set computer: differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
m →Collegamenti esterni: |date ----> |data |
La voce a cui puntava il link è stata scorporata e le reti di calcolo sono finite in Rete neurale artificiale |
||
Riga 3:
L'acronimo ZISC è stato scelto per la somiglianza con il ben più famoso acronimo RISC ([[reduced instruction set computer]]).
La tecnologia ZISC si basa sull'utilizzo di [[
La prima versione del chip ZISC conteneva 36 celle contenenti un neurone artificiale che può essere pensato come un piccolo processore parallelo. Ogni neurone riceveva in ingresso un vettore contenente fino a 64 bit e lo confrontava con un pattern in memoria, se il neurone trovava corrispondenza emetteva un segnale in uscita. L'uscita del processore conteneva i neuroni che avevano individuato il pattern.
| |||