Conroe (microprocessore): differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
better image |
m Da "Dual core (tecniche di realizzazione)" ad Architettura dual core |
||
Riga 50:
=== Processo produttivo ===
Derivando dal progetto Merom, anche Conroe si basava su un approccio a [[
Vennero presentate versioni con [[cache]] L2 totale di 4 MB e altre con 2 MB, mentre l'[[Front Side Bus|FSB]], che all'inizio sembrava rimanere quello a 800 MHz, grazie ad una serie di affinamenti progettuali, già nelle prime versioni raggiungeva i 1066 MHz e, successivamente, a metà [[2007]], arrivò fino a 1333 MHz. Inoltre, il processo produttivo a Die Monolitico permise di rendere la cache "condivisa" tra i due core, come avveniva del resto in Merom e nel suo predecessore [[Yonah]]. La cache condivisa era una grande innovazione rispetto a Presler, in quanto alcune istruzioni potrebbero essere già presenti nella cache; in Smithfield e Presler se uno dei due [[core (Hardware)|core]] aveva bisogno di un'istruzione e questa era presente nella cache ma solo in quella dell'altro core, era necessario andare a ricaricarla dalla memoria di sistema. In Conroe tale barriera venne a cadere ottimizzando quindi al meglio l'utilizzo di questa preziosa risorsa.
|