PowerPC A2: differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
Aggiunto due collegamenti ad altre voci. |
|||
Riga 4:
== Prodotti ==
=== PowerEN ===
Il '''PowerEN''' (Power Edge of Network) o "[[Wire speed|wire-speed]] processor", è stato progettato come un ibrido tra un normale [[network processor]], per lo [[Commutazione di pacchetto|switching]] ed il [[Instradamento|routing]] dei pacchetti di rete, e un tipico processore da [[server]], per la manipolazione dei dati. È stato presentato l'8 febbraio 2010 alla [[International Solid-State Circuits Conference|ISSCC 2010]].
Ogni chip ha 16 core A2 (64 thread totali), 8 MB di cache e una serie di componenti dedicati a compiti specifici, come gli acceleratori per l'eleborazione [[XML]], la [[crittografia]], la [[compressione dei dati]] e le [[espressioni regolari]]. Ha inoltre 4 porte 10 Gigabit [[Ethernet]] e 2 canali [[PCI Express|PCIe]]. Possono essere connessi fino a 4 processori in configurazione [[Multiprocessore simmetrico|SMP]] senza l'ausilio di altri chip di supporto. Il PowerEN è costituito da 1,43 miliardi di transistor su un [[Die (elettronica)|die]] di 428 mm², fabbricato con un processo a 45 nm.
Riga 14:
I core sono collegati tramite un [[Sistema pentaconta|crossbar switch]], operante alla metà della velocità dei core, a una [[CPU cache|cache L2]] da 32 MB [[eDRAM]]. Un chip Blue Gene/Q ha due controller [[DDR3]] funzionanti a 1,33 GHz, capaci di supportare fino a 16 GB RAM.<ref>{{Cita web | titolo=US commissions beefy IBM supercomputer | editore=IDG News Service | autore=Joab Jackson | data=8 febbraio 2011 | url=http://www.itworld.com/hardware/136215/us-commissions-beefy-ibm-supercomputer}}</ref><ref>{{Cita web | titolo=IBM’s BlueGene/Q Super Chip Grows 18th Core |sito=insideHPC.com| data=26 agosto 2011 | url=http://insidehpc.com/2011/08/26/ibms-bluegeneq-super-chip-grows-18th-core/}}</ref>
Il Blue Gene/Q utilizza 16 core per il calcolo e uno dedicato al funzionamento del [[sistema operativo]]. Quest'ultimo core si occupa degli [[interrupt]], dell'I/O asincrono, delle comunicazioni [[Message Passing Interface|MPI]], delle funzionalità [[Reliability, Availability and Serviceability|RAS]] e può essere utilizzato per il calcolo in caso di problemi ad uno degli altri 16 core. Il diciottesimo core è di scorta e utilizzato solo nel caso in cui uno degli altri risultasse difettoso in produzione o dovesse danneggiarsi durante il funzionamento.
Il chip è prodotto con il processo [[Silicon on insulator|SOI]] a 45 nm di IBM, ed è capace di fornire 205 [[Flops|GFlops]] a 1,6 GHz consumando 55 W. Il die ha dimensioni 19x19 mm (359.5 mm²) ed è formato da 1,47 miliardi di transistor.
| |||