Memoria NAND flash: differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
Riga 41:
=== Programmazione ===
Come per l'operazione di lettura, anche l'operazione di programmazione è tipicamente parallelizzata su un'intera pagina di memoria. La programmazione delle memorie NAND flash sfrutta il processo di [[Effetto tunnel|''tunneling'']] Fowler-Nordheim<ref>{{Cita web|url=https://www.3dincites.com/2018/02/invention-tunneling-based-flash-memory/|titolo=The Invention of Tunneling-Based Flash Memory|autore=Andrew Walker|sito=3D InCites|data=2018-02-22|lingua=en-US|accesso=2023-07-05}}</ref><ref>{{Cita pubblicazione|nome=C. Monzio|cognome=Compagnoni|nome2=A. S.|cognome2=Spinelli|nome3=R.|cognome3=Gusmeroli|data=2007-12|titolo=First evidence for injection statistics accuracy limitations in NAND Flash constant-current Fowler-Nordheim programming|rivista=2007 IEEE International Electron Devices Meeting|pp=165–168|lingua=inglese|accesso=2023-07-05|doi=10.1109/IEDM.2007.4418892|url=https://ieeexplore.ieee.org/document/4418892/}}</ref> per iniettare elettroni all'interno della ''floating-gate'' della cella in programmazione. Per far si che il processo di ''tunneling'' sia efficace, è necessario sviluppare un campo elettrico sufficientemente intenso lungo lo stack di gate del transistore. Questo viene realizzato portando a massa il contatto di ''body'' dei transistori (direttamente connesso alla ''p-well'' del [[Wafer (elettronica)|wafer]] sul quale è stata processata la memoria) e alzando il potenziale alla ''control-gate'' della cella in programmazione a <math>V_{pgm}>0V</math>. Il contatto di ''source'' viene tenuto alla tensione di alimentazione logica della memoria <math>V_{cc}</math>, con il selettore adiacente spento. La ''bitline'' viene tenuta a massa mentre il resto della struttura viene polarizzato a <math>V_{pass}</math> di modo da permettere che la corrente di programmazione veda una linea a bassa resistenza dalla ''bitline'' fino alla cella selezionata. Poiché l'operazione di programmazione avviene in parallelo, è necessario poter scegliere quali celle della ''wordline'' vengano effettivamente programmate e quali no. La selettività su singola cella è ottenuta attraverso l'inibizione stessa dell'operazione di programmazione per quelle celle che devono rimanere cancellate: per far ciò, la ''bitline'' associata a tali stringhe viene portata a <math>V_{cc}</math>, questo fa sì che la stringa risulti nel complesso in uno stato ad alta impedenza che accoppia capacitivamente il canale dei transistori con le rispettive control-gate, abbassando fortemente il campo sviluppato e impedendo il processo di ''tunneling''.<ref name=":5">{{Cita pubblicazione|nome=Jong Kyung|cognome=Park|nome2=Sarah Eunkyung|cognome2=Kim|data=2022-01|titolo=A Review of Cell Operation Algorithm for 3D NAND Flash Memory|rivista=Applied Sciences|volume=12|numero=21|pp=10697|lingua=en|accesso=2023-07-06|doi=10.3390/app122110697|url=https://www.mdpi.com/2076-3417/12/21/10697}}</ref>
L'operazione di programmazione non viene solitamente fatta imponendo una tensione costante <math>V_{pgm}</math> alla cella selezionata, bensì sfruttando il cosiddetto algoritmo ISPP (''Incremental Step Pulse Programming''). Questo consiste nell'applicazione ripetuta di impulsi di ampiezza crescente alla cella selezionata
=== Cancellazione ===
| |||