SystemVerilog: differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
Sdbwbsbeb Etichette: Annullato Modifica da mobile Modifica da applicazione mobile Modifica da applicazione Android App section source |
Asbsbsbsbdn Etichette: Annullato Modifica da mobile Modifica da applicazione mobile Modifica da applicazione Android App section source |
||
Riga 3:
|immagine =
|autore = [[Synopsys]], successivamente [[IEEE]]
'''SystemVerilog''', standardizzato come '''IEEE 1800''', è un linguaggio [[Linguaggio di descrizione hardware|di descrizione]] e verifica dell'hardware utilizzato per modellare, progettare, simulare, testare e implementare sistemi elettronici. SystemVerilog è basato su [[Verilog]] ed è comunemente usato nell'industria dei [[Semiconduttore|semiconduttori]] e della progettazione [[elettronica]] come evoluzione di Verilog. Dal 2008 Verilog e SystemVerilog fanno parte dello stesso standard [[Institute of Electrical and Electronics Engineers|IEEE]].
| |||