SystemC: differenze tra le versioni

Contenuto cancellato Contenuto aggiunto
tradotte altre parti, sincronizzata con voce in lingua inglese
m -T, typos
Riga 1:
'''SystemC''' viene spesso pensato come un [[linguaggio di descrizione hardware]], simile al [[VHDL]] o al [[Verilog]], ma più precisamente è un linguaggio di descrizione dei [[Sistema|sistemi]], poiché mostra la sua potenza di funzionamento nei [[Modello (scienza)|modelli]] a transizione di livelli e comportamentali.
{{T|lingua=inglese|argomento=informatica|data=luglio 2007}}
'''SystemC''' viene spesso pensato come un [[linguaggio di descrizione hardware]], simile al [[VHDL]] o al [[Verilog]], ma più precisamente è un linguaggio di descrizione dei sistemi, poiché mostra la sua potenza di funzionamento nei modelli a transizione di livelli e comportamentali.
 
Il SystemC è un insieme di [[Libreria software|librerie]] e [[macro]] scritte in [[C++]] con cui è possibile simulare processi concorrenti, ovvero che avvengono nello stesso momento, ognuno descritto attraverso la sintassi C++. Nell'ambiente di lavoro del SystemC, gli oggetti descritti in questo modo possono comunicare in un ambiente simulato ''[[real-time]]'' attraverso segnali di tutti i tipi di dato offerti dal C++, insieme ad altri offerti dalle librerie SystemC, oltre a quelli definiti dall'utilizzatore.
 
<!--
The behaviours (processes) defined may be instantiated any number of times, and provisions are made for processes defined by hierarchies of other processes, as one would expect.
-->
Il linguaggio offre una [[semantica]] simile a quella di [[VHDL]] e [[Verilog]], ma al costo di un aggravamento sintattico rispetto a questi. D'altro canto, permette un maggiore libert&agrave;libertà espressiva, come [[programmazione orientata agli oggetti]] e [[Classe (informatica)|classi]] [[template]]. Pi&ugrave;Più in generale, SystemC &egrave;è sia un linguaggio di descrizione sia un sistema di simulazione che permette di generare un eseguibile che si comporta come il modello descritto al momento dell'esecuzione. Le prestazioni del sistema di simulazione non sono paragonabili a quelli dei simulatori VHDL/Verilog commercializzati attualmente, pensati per la progettazione a livello [[Register transfer level|RTL]].
 
== Storia ==
Riga 19 ⟶ 18:
* [[13 aprile]] [[2007]]: rilasciato SystemC v2.2
 
ARM Ltd., CoWare, Synopsys e CynApps unirono le forze per sviluppare SystemC (successivamente CynApps divenne Forte Design Systems), pubblicando la prima bozza nel 1999. Il concorrente principale all'epoca era SpecC, un altro pacchetto ''[[open- source]]'' basato sul C++, sviluppato da membri dell'Universit&agrave;[[Università della California, Irvine|Università di Irvine]], [[California]], e da alcune compagnie giapponesi.
 
A giugno del 2000 venne formato un gruppo di standardizzazione denominato "''[[Open SystemC Initiative"]]'' con il compito di organizzare le attivit&agrave;attività e permettere ai concorrenti di [[Synopsys]], [[Cadence]] e [[Mentor Graphics]], di avere voce nello sviluppo.
 
A luglio 2004 Synopsys termin&ograve;terminò il proprio coinvolgimento in SystemC.
== Caratteristiche ==
 
== Caratteristiche ==
=== Moduli ===
I moduli costituiscono i blocchi base di un progetto SystemC. Un modello di solito consiste in diversi moduli che comunicano attraverso le porte. I moduli possono essere pensati come i blocchi costruttivi del linguaggio.