Performance Optimization With Enhanced RISC: differenze tra le versioni

Versione delle 15:32, 2 mag 2006

Versione delle 15:35, 2 mag 2006

Riga 14:

Il sistema usava trentadue [[CPU|registri]] interi a [[32 bit]] e altrettanti a [[64 bit]] per la virgola mobile, nelle rispettive unità. Anche la [[Predizione delle diramazioni|BPU]] (''branch prediction unit'') aveva i suoi propri registri, incluso quello contatore (PC).

L'801 aveva un design semplice, e l'ipercorrezione contenuta nel POWER ne fece un processore più complesso della maggior parte delle CPU RISC del tempo. L'[[instruction set]] del POWER (e del [[PowerPC]] contiene più di cento istruzioni di lunghezza variabile, molte delle quali sono variazioni di altre, a differenza ad esempio dell'[[ARM]] che ne possiede solo trentaquattro.

Un'altra interessante caratteristica di questa architettura un sistema di ''indirizzamento virtuale'' che inserisce tutti gli indirizzi in un ambiente a 52 bit. In questo modo le applicazioni possono condividere memoria in un ambiente "piatto" a 32 bit e ogni programma può avere blocchi differenti di 32 bit ciascuno.