ADC a pipeline: differenze tra le versioni

Versione delle 21:29, 17 feb 2012

Versione delle 18:38, 21 nov 2012

Riga 21:

==Principio di funzionamento==

[[Immagine:Pipeline_generale1Pipeline generale1.jpg]]

Il pipeline è composto da più stadi collegati in cascata.

Riga 43:

Analizziamo meglio il funzionamento tramite un esempio numerico.

Poniamo di avere un pipeline a 2 stadi e che in ogni stadio ci sia un flash con risoluzione di 3 bit in grado di convertire tensioni in un range da 0 a 8 volt.

Definiamo ''V''_ref come la massima tensione convertibile dal flash. La risoluzione del flash in termini di ampiezza sarà: <math>R</math>=<math>\frac{Vref}{2^n}</math>=<math>\frac{8}{2^3}</math>=<math>1V</math>

A questo punto supponiamo di avere in ingresso al flash un campione di 4,3 V. Il sistema tradurrà questo campione con il codice binario 100, ossia con un 4. A questo punto all'uscita del sommatore avrò appunto la differenza tra la tensione originale e quella convertita ossia l'errore di quantizzazione ε_Q=4,3-4=0,3V

Riga 52:

Questa tensione viene convertita dal secondo flash ottenendo il codice binario 010 corrispondente a 2.

Se andiamo a leggere le uscite dei 2 stadi in sequenza otteniamo il codice 100 &nbsp;010, ossia <math>\frac {2^5+2^1}{2^3}</math>=<math>\frac{34}{8}</math>=4,25V

Notiamo che con l'aggiunta del secondo stadio l'errore di quantizzazione si riduce, passando da 0,3 V a 0,05V.