Cell (processore): differenze tra le versioni

Versione delle 21:24, 15 mar 2005

Versione delle 23:54, 21 mar 2005

Riga 3:

Sebbene Cell possa avere molte configurazioni la configurazione base prevede un unità chiamata ''Processing Element'' (''PE'') e otto unità "Synergistic Processing Units" ("SPU"). L'unità PE è basata sull'architettura [[POWER]], la stessa architettura che fornisce la base dei processori utilizzati da [[Apple]] e da altri. L'unità PE non è il processore primario, il suo compito è controllare e sincronizzare la unità SPU che dovranno eseguire la maggior parte delle computazioni.

Ogni SPU e un processore vettoriale a 128 bit [[VLIW]] dotato di 256 Kbyte di memoria locale a alta velocità. Questa memoria è visibile alla PE in modo che questa possa caricarvi dati o programmi. Ogni SPU è in grado di accedere alla memoria locale di un'altra SPU rapidamente e quindi quando una SPU ha completato delle elaborazioni un'altra SPU può prelevare i dati per successive elaborazioni. Si potrebbe immaginare per esempio nel caso di un lettore di [[DVD]] avanzato che una SPU effettui una prima decodifica dei dati, la seconda SPU provveda a adattare l'immagine alla risoluzione dello schermo mentre una terza SPU preleva i dati dalla memoria della premaprima SPU e decodificadecodifichi l'[[audio digitale]] adattandolo all'impianto audio disponibile. Ovviamente tutta la gestione e la sincronizzazione delle SPU viene effettuata dall'unità PE. Ogni SPU dovrebbe essere in grado di generare 32 [[GFLOPS]] di potenza e quindi nel complesso le 8 SPU dovrebbero generare 256 GFLOPS. La potenza di calcolo dell'unità PE [[VMX]] non è ben specifica ma dovrebbe essere di circa 32 GFLOPS.

Sotto molti punti di vista Cell assomiglia all'architettura sviluppate da [[Seymour Cray]] ma al contrario. Mentre nel CDC 6600 vi era un'unità di calcolo molto veloce e un gruppo di unità più lente dedicate alla gestione e memorizzazione dei dati nell'architettura del Cell l'approccio è opposto. Nel Cell vi è un'unità di gestione e un gruppo di unità veloci dedicate all'elaborazione dei dati. Questa architettura ritiene problematico l'elaborazione dei dati e non il loro recupero dalla memoria centrale.