Slipstream (microprocessore): differenze tra le versioni

Versione delle 04:39, 15 mar 2013

Versione delle 18:17, 23 apr 2018

Riga 5:

Dato che la speculazione coinvolge lo splistream generalmente il processore viene visto come due componenti che valutano due flussi di istruzioni in parallelo. Uno è il flusso A, un flusso ottimizzato tramite l'eliminazione delle istruzioni inutili mentre il secondo flusso che chiameremo R è il codice completo delle istruzioni. Il flusso A sarà più rapido del flusso R e quindi incontrerà prima le situazioni di stallo, tipo gli accessi alla memoria non coperti dalla cache. Il flusso A richiederà le istruzioni o i dati mancanti e quando il flusso R arriverà allo stesso punto le istruzioni saranno già in [[CPU cache|cache]] e quindi il flusso R non sarà rallentato. In sostanza il flusso A effettuerà un'azione di [[prefetch]] nascondendo tutti i ritardi d'accesso alla memoria. Studi evidenziano un aumento delle prestazioni del 20%.

Il problema principale di questo approccio è realizzare un flusso A più veloce del flusso R ma sufficientemente accurato da accedere alle locazioni che effettivamente il flusso R utilizzerà. Inoltre il processore dovrà controllare il flusso A in modo da impedire al flusso di precedere eccessivamente il flusso R altrimenti la dimensione della cache non sarebbe sufficiente a contenere i due flussi di istruzioni.

== Bibliografia ==

* {{en}} Z. Purser, K. Sundaramoorthy and E. Rotenberg, "[http://iacoma.cs.uiuc.edu/CS497/SP4.pdf A Study of Slipstream Processors]", Proc. 33rd Ann. Int'l Symp. Microarchitecture, Monterey, CA, Dec. 2000.

{{Portale|informatica}}

[[Categoria:Microprocessore]]

[[Categoria:Instruction Processingprocessing]]