Very long instruction word: differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
m Reindirizzato collegamento. |
m Bot: Fix dimensionamento immagini (v. richiesta) |
||
Riga 1:
[[File:Itanium2.JPG|thumb|
La '''Very Long Instruction Word''' o '''VLIW''' è un'architettura per microprocessori sviluppata per avvantaggiarsi dell'[[Instruction level parallelism]] (ILP). Un processore che esegue ogni istruzione in modo sequenziale risulta essere un processore molto lento e tale da utilizzare le risorse in modo inefficiente. Al fine di migliorare le prestazioni dei processori e quindi di utilizzare in modo efficiente le unità funzionali si sono sviluppate tecniche di esecuzione in grado di eseguire più istruzioni in parallelo. I primi metodi prevedevano la realizzazione di unità di elaborazione di tipo [[pipeline dati|pipeline]], in queste unità le istruzioni vengono elaborate come fossero in una catena di montaggio. Un ulteriore miglioramento è stato portato dall'introduzione di più unità di calcolo in parallelo (più pipeline) al fine di ottenere [[microprocessore superscalare|microprocessori superscalari]]. Un'ulteriore miglioria è stata l'[[esecuzione fuori ordine]] delle istruzioni. Con questa modalità di esecuzione le istruzioni non vengono eseguite secondo l'ordine previsto dal programmatore ma secondo l'ordine che permette al processore di eseguirle in parallelo.
Riga 7:
== Progetto ==
[[File:CPU VLIW e tradizionale.png|thumb|
In un processore superscalare il numero di unità di calcolo non è visibile nel set di istruzioni. Ogni istruzione in formato binario codifica una sola istruzione da eseguire, che normalmente è di 32-64 bit o meno.
| |||