Zero instruction set computer: differenze tra le versioni

Versione delle 23:06, 8 feb 2007

Versione delle 20:17, 20 feb 2007

Riga 3:

L'acronimo ZISC è stato scelto per la somiglianza con il ben più famoso acronimo RISC ([[Reduced Instruction Set Computer]]).

La tecnologia ZIScZISC si basa sull'utilizzo di [[rete neurale|reti neurali]]. L'idea venne a Guy Paillet che insieme a Pascal Tannhof la svilupparono nella sede [[IBM]] di Parigi.

La prima versione del chip ZISC conteneva 36 celle contenenti un neurone artificiale che può essere pensato come un piccolo processore parallelo. Ogni neurone riceveva in ingresso un vettore contenente fino a 64 bit e lo confrontava con un pattern in memoria, se il neurone trovava corrispondenza emetteva un segnali in uscita. L'uscita del processore conteneva i neuroni che avevano individuato il pattern.