ADC a pipeline: differenze tra le versioni

Versione delle 17:04, 7 lug 2016

Versione delle 18:02, 24 nov 2016

Riga 24:

Il pipeline è composto da più stadi collegati in cascata.

Il circuito logico non modifica l'uscita dei singoli stadi, ma introduce solo un ritardo, in quanto prima di rendere il campione disponibile in uscita, devobisogna aspettare che sia passato attraverso tutti gli stadi. Quindi l'uscita finale ad m bit altro non è che la sequenza delle uscite dei singoli stadi. Quindi alla fine ho un numero di bit pari al numero di bit in uscita da ogni stadio moltiplicati per il numero p di stadi(nello schema abbiamo 4 stadi).

===Analisi di un singolo stadio===