Core i3: differenze tra le versioni

Versione delle 21:27, 17 dic 2016

Versione delle 16:52, 19 nov 2017

Riga 16:

| core5 = [[Gladden]]

| core15 = [[Ivy Bridge]]

| core6 = [[Haswell (hardware)|Haswell-DT]]

| core7 = [[Haswell (hardware)|Haswell-MB]]

| core8 = [[Haswell (hardware)|Haswell-ULT]]

| core9 = [[Haswell (hardware)|Haswell-ULX]]

| core10 = [[Haswell (hardware)|Haswell-H]]

| core11 = [[Broadwell (hardware)|Broadwell-U]]

| core12 = [[Skylake|Skylake-S]]

Riga 28:

| size-to = 22

| arch = [[x86]], [[MMX]], [[Streaming SIMD Extensions|SSE]], [[SSE2]], [[SSE3]], [[SSE4|SSE4.1]], [[SSE4|SSE4.2]], [[EM64T]]

| microarch = [[Westmere (hardware)|Westmere]], [[Sandy Bridge]], [[Ivy Bridge]], [[Haswell (hardware)|Haswell]], [[Broadwell (hardware)|Broadwell]], [[Skylake]]

| sock1 = [[LGA 1156]]

| sock2 = [[LGA 1155]]

Riga 139:

* '''[[PCI Express 2.0|PCI]]''': indica la presenza del controller PCI Express 2.0 per la gestione delle schede video discrete e il numero di linee per ogni slot.

* '''[[CPU cache|Cache]]''': dimensione delle cache di 1º e 2º livello.

* '''[[Graphics Processing Unit|GPU]]''': modello di processore grafico integrato.

* '''[[XD-bit|XD]]''': sta per "XD-bit" e indica l'implementazione della tecnologia di sicurezza che evita l'esecuzione di codice malevolo sul computer.

* '''[[EM64T|64]]''': sta per "EM64T" e indica l'implementazione della tecnologia a [[64 bit]] di Intel.

Riga 166:

! [[PCI Express 2.0|PCI]]

! [[CPU cache|Cache]]

! [[Graphics Processing Unit|GPU]]

! [[XD-bit|XD]]

! [[EM64T|64]]