Tiristore: differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
m Annullate le modifiche di 85.35.233.173 (discussione), riportata alla versione precedente di FabioXIV |
use SVG –commons:user:Vadmium |
||
Riga 6:
Inoltre, nella tecnologia CMOS e in particolare nella struttura integrata di un inverter realizzato in tecnologia n-well o p-well, è presente un tiristore (SCR) parassita che genera il cosiddetto fenomeno del latch-up. Tale fenomeno ha l'effetto di creare un cammino a bassa impedenza fra l'alimentazione e la massa, con conseguente distruzione delle piste di alimentazione vicino alla zona di innesco. La sensibilità di innesco di questo fenomeno chiaramente indesiderato dipende dal layout della struttura CMOS.<br/>
Costruttivamente il tiristore è costituito da un quadruplo strato di [[Semiconduttore|semiconduttori]] p-n-p-n, con l'[[anodo]] collegato allo stato ''p'' esterno, il [[catodo]] allo strato ''n'' opposto ed il gate al ''p'' intermedio. Lo si può considerare equivalente ad un circuito con due [[transistor]] collegati come in figura:
[[Immagine:Thyristor.
| |||