Convertitore analogico-digitale: differenze tra le versioni

Versione delle 09:30, 2 ago 2005

Versione delle 21:54, 9 set 2005

Riga 2:

== Risoluzione ==

La [[risoluzione]] di un convertitore indica il numero di valori discreti che può produrre. E'È usualmente espressa in [[bit]]. Per esempio, un ADC che codifica un ingresso analogico in 256 livelli discreti ha una risoluzione di 8 bit, essendo 2⁸ = 256.

La risoluzione può anche essere definita elettricamente, ed espressa in [[volt]]. La risoluzione in volt di un ADC è uguale alla minima differenza di potenziale tra due segnali che vengono codificati con due livelli distinti adiacenti. Alcuni esempio possono aiutare:

*Esempio 1:

Riga 20:

== Accuratezza ==

L'accuratezza dipende dall'errore della conversione. Questo errore è formato da due componenti: un errore di [[quantizzatore|quantizzazione]] e un errore di ''non-linearità'' (o infedeltà alla curva desiderata nel caso di ADC volutamente non-lineari). Questi errori sono misurati con un'unità chiamata LSB (''least significant bit'' = bit meno significativo) ed indica fino a che punto i bit rappresentano segnale e quanti siano solo rumore. In un ADC a 8 bit, un errore di 1 LSB è pari ad un errore di 1/256 ossia circa del 0.4%; è un modo per dire che l'ultimo bit è causale. In un ADC a 16 bit con un errore di 4LSB significa che soli 12 bit rappresentano segnale e gli ultimi 4 sono eliminabili senza perdita di informazione.

L'errore di quantizzazione è dovuto alla risoluzione finita dell'ADC ed è una imperfezione intrinseca di tutti i tipi di ADC. La grandezza dell'errore di quantizzazione su un campione è compresa tra zero e un LSB.

Riga 33:

L'idea chiave è che un segnale di banda limitata che varia con continuità può essere campionato e poi riprodotto ESATTAMENTE dai valori tempo discreti con un algoritmo di interpolazione se la frequenza di campionamento è almeno pari al doppio della banda del segnale ([[Shannon|legge di Shannon]]). L'accuratezza tuttavia è limitata dall'errore di quantizzazione.

Poiché nella pratica un ADC non può effettuare una conversione istantanea, il valore d'ingresso deve necessariamente rimanere costante durante il tempo che il convertitore esegue la conversione (chiamato ''tempo di conversione'' o '''''conversion time'''''). Un circuito d'ingresso chiamato [[sample and hold|sample/hold]] svolge questo compito –- spesso si usa un [[condensatore]] per immagazzinare il voltaggio del segnale in input e un interruttore elettronico per disconnettere il condensatore dall'ingresso. Molti ADC realizzati su circuiti integrati realizzano il sottosistema di sample/hold internamente.

== Aliasing ==

Riga 51:

* Un '''ADC a conversione diretta''' o '''flash ADC''' ha un comparatore per ognuno dei livelli di voltaggio riconosciuti dal quantizzatore. Un ADC flash ad 8-bit avrà 256 comparatori. Il segnale di ingresso arriva a tutti i comparatori, ma solo uno di essi attiverà la propria uscita, quello del livello corrispondente. I convertitori flash sono i più veloci in assoluto e sono usati per campionare segnali in alta frequenza, fino a diversi GHz. Poiché il numero di comparatori necessari cresce esponenzialmente con il numero dei bit richiesti, i convertitori flash raramente hanno più di 8 bit di risoluzione.

* Un '''ADC ad approssimazioni successive''' usa un comparatore e un [[DAC]], ad ogni passaggio l'ADC prova a settare un bit, partendo dal MSB e usando il DAC confronta il segnale campionato con il segnale di ingresso in feedback. Questo convertitore individua un bit ad ogni iterazione in una sorta di ricerca binaria e la risoluzione è limitata solo dalle esigenze di sample-rate e dal rumore in ingresso.

* Un '''ADC a codifica-delta''' ha un contatore up-down collegato ad un DAC. Un comparatore confronta il segnale di uscita del DAC con il segnale di ingresso e interrompe il conteggio quando i valori sono abbastanza vicini tra loro. Quando questo succede il contatore contiene il livello quantizzato del segnale. Questi convertitori sono usati spesso per leggere grandezze fisiche che non variano con elevata velocità ma che devono essere lette con molta precisione.

* Un '''ADC a doppia rampa''' (o ad integrazione) produce un segnale a dente di sega che sale, per poi cadere velocemente a zero. Il segnale di ingresso viene integrato facendo salire la rampa mentre un contatore segna il tempo. Quando la rampa raggiunge un livello noto il conteggio termina e indica il valore quantizzato del segnale. Questo tipo di ADC è sensibile alla temperatura poiché può alterare il clock usato per segnare il tempo o alterare il voltaggio di riferimento per la rampa e deve essere ricalibrato spesso.