Sandy Bridge: differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
→Caratteristiche tecniche: - aggiunto wikilink |
|||
Riga 9:
== Caratteristiche tecniche ==
[[File:Sandy Bridge (architettura).svg|thumb|Schema della struttura dell'architettura Sandy Bridge.]]
Sandy Bridge prevede processori realizzati mediante processo produttivo a 32 nm e disponibili in varie versioni fino a [[multicore|6 core]] e funzionanti a frequenze che raggiungono i 3,6 GHz (3,9 GHz con [[Intel Turbo Boost|Intel Turbo Boost Technology]]). È previsto che la dotazione di [[cache]] per ogni [[core (Hardware)|core]] sia di 80 KB per la L1 (con un tempo di lettura di 3 cicli di clock), 256 KB per la L2 (8 cicli).
Inizialmente si era parlato anche di una cache L2 di 512 KB e una L3 di 2-3 MB per ogni core (da 33 cicli), per un totale quindi di ben 24 MB di cache L3 per un processore a 8 core. Successivamente si è saputo però che l'approccio della cache rimarrà molto simile a quello dell'architettura Nehalem, e quindi le L1 e L2 saranno ad accesso esclusivo per ciascun core, mentre quella L3 sarà una sola condivisa e allocata dinamicamente tra tutti i core, in maniera quindi differente da come avveniva per la L2 nell'architettura "Core" dei [[Core 2 Duo]] dove essa era unica per ogni coppia di core, ma analogamente a quanto avviene nell'architettura che sta precedendo Sandy Bridge, la già citata Nehalem. In effetti così come Nehalem si ispirava alla precedente "Core" migliorandone diversi aspetti, così anche Sandy Bridge riprenderà diverse scelte architetturali introdotte con Nehalem affinate grazie ai progressi tecnologici, ma necessita di un nuovo tipo di [[socket (hardware)|socket]] (LGA 1155)<ref name="nota2">[http://www.tomshw.it/cont/news/intel-sandy-bridge-prepariamoci-a-un-nuovo-socket/23950/1.html Intel Sandy Bridge, prepariamoci a un nuovo socket]</ref>.
| |||